Peter Bierbach schrieb:
> Gibt es bitte beim Erstellen eines Projekt eine Rubrik, wo man alle LED
> auschalten kann?
Nein.
Du bist irgendwie zu "DE1-Evaluationboard-fixiert". Alle deine Beiträge
lesen sich, wie wenn du erwartest, dass Altera seine Toolchain genau
für dich und dein Evalboard machen würde.
Das ist nicht der Fall!
Die Toolchain ist so gehalten, dass man die Möglichkeiten des FPGAs
ausnutzen kann. Und es kann durachaus sein, das keine einzige LED am
FPGA angeschlossen ist. Was würde mir in diesem Fall eine Rubrik nützen,
wo ich diese keine LED ausschalten könnte?
> Gibt es bitte beim Erstellen eines Projekt eine Rubrik, wo man alle LED
> auschalten kann?
Du schreibst eine Zeile Code, wo drin steht
bei gilt für high aktive LEDs
oder
bei low aktiven LEDs.
Und dann ordnest du bei den Location Constraints (= Einschränlkungen)
diesen LEDs die richtigen Pins zu.
Wenn/du/ das nicht tust, dann ordnet die Tollchain den Ein- und
Ausgängen deiner Top-Level-Entity beliebige Pins zu und du wirst
niemals glücklich mit diesem Design.
Du solltest übrigens auch mindestens 1 Timing Constraint angeben: die
Taktfrequenz deines Quarztaktes (du kannst hier übrigens schon erkennen,
dass es genau nur 1 einzigen Takt in deinem Design geben sollte...).
Du siehst: man braucht Wissen zur Hardware, um mit der
Hardwarebeschreibungssprache VHDL zum Ziel zu kommen. Es ist übrigens
keine Programmiersprache weil es sonst ja VHPL heissen müsste...
BTW: mache bitte um deine Codeausschnitte die VHDL Tags
1 | [vhdl]
|
2 | dein VHDL Code
|
3 | [/vhdl]
|
BTW2: Ich empfehle dir dringendst ein VDHL Buch zum Thema
"VHDL-Synthese". Hättest du ein Xilinx FPGA, wären Reichardt&Schwarz
deine Autoren. Ich weiß nicht, ob es für Altera auch so ein Buch gibt.
Falls nicht, dann nimm das erwähnte Buch der beiden Herren. Das meiste,
was da drin steht, gilt allgemein...
Edit: VHDL-Tags korrigiert