Gast
#3630493
Guten morgen. Ich habe im Studium sowie in der Studienarbeit in ISE ein Projekt in VHDL umgesetzt. Mir sind die Begriffe ucf-File, Timing Constraints, IPCores bekannt. Nun soll ich in einer weiteren Arbeit auf Vivado umsteigen. Ein komplett anderes Projekt. Von Seiten der reinen VHDL-Beschreibung nicht das größte Problem. Meine Fragen zum Umstieg auf Vivado: - Ist der Umstieg sehr zeitintensiv (wie beschrieben nur mit ISE gearbeitet)? - Vivado basiert auf der grafischen Beschreibung, richtig? - Die "Blöcke" kann ich trotzdem mit "VHDL-Code" beschreiben, richtig? - Das ucf-File wurde ersetzt, richtig? - Wie sieht es mit Bugs aus? Das Tool ist ja noch "relativ" neu. Danke für eure Auskunft.