peter schrieb:
> Da
> müsst ihr dann schon tätig werden damit nicht dem Kunden so etwas
> aufgetischr wird zwischen Theorie und Praxis.
Was schimpfst Du da herum ohne Dich auszukennen!
VHDL ist eben eine Sprache zur Verifikation von Hardware.
1 |
|
2 | signal c : integer range 0 to 4999999 := 0;
|
bedeutet, dass der Wert von c im Betrieb immer im Bereich von 0 bis
4999999 bleiben und dass bei der Simulation ein Fehler gemeldet werden
muss, wenn dieser Bereich verlassen wird.
Es bedeutet NICHT, dass bei erreichen von 4999999 wieder bei 0
weitergezählt wird.
Das Nicht-Behandeln des Überlaufs ist ein FEHLER im Entwurf und den will
man bei der Simulation entdecken!
Nur weil Deine Vorstellungen nicht getroffen werden, muss etwas noch
lange nicht falsch sein.