Verilog / Altera De2 Zufallszahlen

Christian Becker Gast #3646083 
Hi Leute,

ich hoffe ihr könnt mir ein wenig unter die Arme greifen. Habe die 
letzte Stunde damit verbracht zu ergoogeln, wie man in Verilog 
Zufallszahlen generiert.

Hintergrund ist folgender:

Ich muss für meine BA ein mehr oder weniger Autonomes Modell mit einer 
Modelleisenbahn entwickeln.

Nun bin ich an den Punkt angekommen, andem ich die Weichen zufälllig 
schalten möchte / muss.

Dazu benötige ich eine mehr oder weniger gute Zufallszahlengeneration 
zwischen 1-20.

Jedoch finde ich im Netz nichts, was mal eben so einfach zu 
implementieren wäre (bin Verilog und FPGA Neuling)

Falls mir mal kurz jemand zeigen könnte, wie ich ein möglichst simple 
Zufallszahl generie, wäre ich sehr sehr dankbar.

Vielen Dank schon einmal im Voraus!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Christian Becker Gast #3728845 
Danke für Eure Antworten. Das Beispiel hab ich natürlich auch im Netz 
gefunden und auch so implementiert. Leider funktioniert es bei mir 
nicht. Es spuckt keine Zufallszahlen aus.

Das Problem liegt vermutlich daran, dass ihc nicht weiß, wie ich die 
inputs nun am FPGA verschalten muss.

Die Clock ist klar, was mache ich aber mit data, enable und reset. Ohne 
diese funktioniert der ganze Krempel ja nunmal nicht. Worauf soll ich 
diese im Pin-Planner legen?

Danke für Eure Hilfe!
Antwort Zitieren Bearbeiten Löschen Melden Danke
Duke Scarring Gast #3728889 
Christian Becker schrieb:
> Die Clock ist klar, was mache ich aber mit data, enable und reset. Ohne
> diese funktioniert der ganze Krempel ja nunmal nicht. Worauf soll ich
> diese im Pin-Planner legen?

- reset, je nach Polarität auf GND oder VCC
- enable, immer dann aktivieren, wenn Du einen neuen 'Zufallswert' 
brauchst
- data, das dürfte der AUsgang sein, der geht an Deine Weichensteuerung

Üblicherweise wird man die Pins in einem FPGA nicht nach außen führen, 
sondern mit seinem restlichen Design verknüpfen.

Duke
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.