Verilog / Altera De2 Zufallszahlen

Christian Becker Gast #3646083
Lesenswert?
• ▲
▼ 
Hi Leute,

ich hoffe ihr könnt mir ein wenig unter die Arme greifen. Habe die 
letzte Stunde damit verbracht zu ergoogeln, wie man in Verilog 
Zufallszahlen generiert.

Hintergrund ist folgender:

Ich muss für meine BA ein mehr oder weniger Autonomes Modell mit einer 
Modelleisenbahn entwickeln.

Nun bin ich an den Punkt angekommen, andem ich die Weichen zufälllig 
schalten möchte / muss.

Dazu benötige ich eine mehr oder weniger gute Zufallszahlengeneration 
zwischen 1-20.

Jedoch finde ich im Netz nichts, was mal eben so einfach zu 
implementieren wäre (bin Verilog und FPGA Neuling)

Falls mir mal kurz jemand zeigen könnte, wie ich ein möglichst simple 
Zufallszahl generie, wäre ich sehr sehr dankbar.

Vielen Dank schon einmal im Voraus!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Christian Becker Gast #3728845
Lesenswert?
• ▲
▼ 
Danke für Eure Antworten. Das Beispiel hab ich natürlich auch im Netz 
gefunden und auch so implementiert. Leider funktioniert es bei mir 
nicht. Es spuckt keine Zufallszahlen aus.

Das Problem liegt vermutlich daran, dass ihc nicht weiß, wie ich die 
inputs nun am FPGA verschalten muss.

Die Clock ist klar, was mache ich aber mit data, enable und reset. Ohne 
diese funktioniert der ganze Krempel ja nunmal nicht. Worauf soll ich 
diese im Pin-Planner legen?

Danke für Eure Hilfe!
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Duke Scarring Gast #3728889
Lesenswert?
• ▲
▼ 
Christian Becker schrieb:
> Die Clock ist klar, was mache ich aber mit data, enable und reset. Ohne
> diese funktioniert der ganze Krempel ja nunmal nicht. Worauf soll ich
> diese im Pin-Planner legen?

- reset, je nach Polarität auf GND oder VCC
- enable, immer dann aktivieren, wenn Du einen neuen 'Zufallswert' 
brauchst
- data, das dürfte der AUsgang sein, der geht an Deine Weichensteuerung

Üblicherweise wird man die Pins in einem FPGA nicht nach außen führen, 
sondern mit seinem restlichen Design verknüpfen.

Duke
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren