Hallo,
Ein DRAM zu verwenden ist nicht trivial. Du brauchst entweder ein FPGA
oder einen Prozessor mit Hardware DDR-RAM- Controller drin, sonst wird
das nichts. Alleine den Refresh wird ein normale µC in Software gar
nicht stemmen können.
Dass du die RAMs alle parallel (an einen Bus) an einen Controller
anschließen kannst, ist sehr, sehr unwahrscheinlich. Die passen sicher
nicht zusammen, alleine die Adressierung wird bei jedem Riegel anders
sein --> du braucht für jede einzelne Art von Riegel einen eigenen
Controller, oder eien Controller der mehrere unterschiedliche RAMs an
einem Bus unterstützt (falls es das gibt!).
Anbei mal ein Datenblatt von so einem Chip:
http://www.issi.com/WW/pdf/43-46DR83200A-16160A.pdf
Außer zu rei akademischen Zwecken würde ich persönlich es lassen.
Das wäre ein schönes FPGA-Projekt für Fortgeschrittene.