Hallo,
ich habe folgendes Verständnisproblem:
In meinem Design speise ich 40 MHz extern ein und erhöhe dann mit dem
PLL die Frequenz auf 400 MHz.
Wenn ich nun nach Place& Route in den Timing Report schaue bekomme ich
folgendes heraus:
1 | Timing Summary
|
2 | -------------------
|
3 | Design statistics:
|
4 | Minimum period: 10.000ns{1} (Maximum frequency: 100.000MHz)
|
5 | Maximum path delay from/to any node: 1.741ns
|
Ich habe für den externen Takt den ich einspeise ganz normal ein
Constraint gesetzt:
1 | TIMESPEC TS_CLK_IN1 = PERIOD "CLK_IN1" 25 ns HIGH 50 %;
|
Ich kann mit weiteren Timing Constraints mein Design optimieren aber in
dem Timing Summary ändert sich die 'Minimum Period' nicht.
Nehme ich das Constraint für die Clock die ich einspeise aber raus.
Dann sehe ich folgendes in der Timing Summary:
1 | Timing Summary
|
2 | -------------------
|
3 | Design statistics:
|
4 | Minimum period: 1.741ns{1} (Maximum frequency: 574.383MHz)
|
5 | Maximum path delay from/to any node: 1.741ns
|
Kann es sein das bei den Auswertungen erst eine Clock ab 100MHz genutzt
wird? Wenn man also nun weniger einspeist sagt es eben das man
mindestens 100 MHz einspeisen muss?!
P.S. Ich nutze übrigens den Spartan 6 und Xilinx ISE Webpack.
