PMOS: Substrat ist positiver als Source

Zwischen S und Substrat ist eine PN-Sperrschicht vorhanden. Diese darf 
nicht leitfähig werden.

Wenn Substrat auf +10V ist und S auf +9V, wird diese Diode leitfähig und 
Ladungsträger werden in das N-Substrat injiziert. Es entsteht dann eine 
leitfähige Verbindung zwischen D und S über das Substrat und nicht über 
den vom Gate gesteuerten Kanal.

Die Gatespannung hat dabei praktisch keinen Einfluss, da ja der Strom 
nicht über den Kanal des MOSFET fließt sondern über das Substrat

Peter R. schrieb:
> Zwischen S und Substrat ist eine PN-Sperrschicht vorhanden. Diese darf
> nicht leitfähig werden.

Substrat ist N.
Source   ist P.

Die leitet also nur, wenn Source > Substrat. Ist hier nicht der Fall.

Der Fall Source < Substrat ist bei P-Kanal MOSFETs (umgekehrt bei 
N-Kanal) in ICs häufig zu finden.

Substratus schrieb:
> Am Gate liegen liegen ebenfalls höchstens 9V an.
> Kann dieser PMOS nun vollständig geschlossen werden,

Ja. Andernfalls wären CMOS-Analogschalter nicht abschaltbar.
https://de.wikipedia.org/wiki/Transmission-Gate

A. K. schrieb:
> Substratus schrieb:
>> Am Gate liegen liegen ebenfalls höchstens 9V an.
>> Kann dieser PMOS nun vollständig geschlossen werden,
>
> Ja. Andernfalls wären CMOS-Analogschalter nicht abschaltbar.

Nicht vergleichbar. Bei einem Analogschalter mit dem p-Substrat an +10V 
wird das Gate des p-MOSFETs auch auf +10V gezogen und nicht nur auf +9V 
wie vom TE gefragt.

Unter diesen Bedingungen bleibt am p-Kanal-MOSFET eine effektive Gate- 
Substrat-Spannung von -1V stehen. Hängt von konkreten MOSFET ab, ob der 
dann komplett gesperrt ist.


XL

Axel Schwenke schrieb:
> Unter diesen Bedingungen bleibt am p-Kanal-MOSFET eine effektive Gate-
> Substrat-Spannung von -1V stehen. Hängt von konkreten MOSFET ab, ob der
> dann komplett gesperrt ist.

Yep, die 9V vom Gate hatte ich übersehen.