|
Anzeige
|
Custom Type Zuweisung per Namen und Wert
Gast
#3685786
Ist es möglich in VHDL einen eigenen Typen sowohl per Namen, als auch per std_logic wert zuzuweisen? Ich habe zB. folgenden Typen:
Den möchte ich per Namen (Sx) als auch per "Wert" setzen.
Ist das in VHDL möglich? data_sel ist der Steuereingang eines Multiplexers in einem Datenpfad. Um einen MUX für das Steuersignal zu vermeiden, möchte ich ein anderes Signal (integer counter), direkt auf das Steuersignal abbilden. Danke und lg Martin Martin schrieb: > Ist das in VHDL möglich? Ja, Stichwort Attribut. Such mal nach VHDL-QRC... Für dich also etwa so: data_sel <= data_sel_type(3); > Um einen MUX für das Steuersignal zu vermeiden, Den wirst du trotzdem bekommen. Wie sollte denn die Umschaltung im FPGA sonst funktionieren?
Gast
#3685899
Lothar Miller schrieb: > Ja, Stichwort Attribut. Such mal nach VHDL-QRC... > > Für dich also etwa so: > data_sel <= data_sel_type(3); Danke! Lothar Miller schrieb: > Den wirst du trotzdem bekommen. Wie sollte denn die Umschaltung im FPGA > sonst funktionieren? Ja, einen schon. Aber bekomme ich mit der folgenden Beschreibung nicht noch einen:
lg Martin Martin schrieb: > Aber bekomme ich mit der folgenden Beschreibung nicht noch einen: Wahrscheinlich nicht, aber interessant ist eigentlich nur, ob letztlich mehr LUTs verbraucht werden und das Design langsamer wird. Antwort schreiben |
Anzeige
|
