Matlab => VHDL

Sandy Gast #3712288 
Liebe Kollegen!

Ich habe mit Matlab ein VHDL File erstellt (wollte das schon immer 
ausprobieren). HDLCODE GENERATOR

Leider hat das .vhd Design keine Taktflanke dabei.

kein!
1
if clk'event and clk = '1' then

2
--...


Kann man das irgendwo einstellen, dass Matlab die obige Zeile 
dazuschreibt???

DANKE!

Bussi
Sandy
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Panzer H. #3712407 
Zu Deiner konkreten Frage habe ich leider keine Antwort.
Benutzt Du den Matlab HDLCoder?
Wie gut lässt sich aus Matlab-Beschreibungen HDL-Code damit generieren?
Ich weiss, man muss vorab schon gewisse hardware-lastige Dinge bedenken.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.