Error (10327): VHDL error can't determine definition of operator ""+""

signal transmission_count : std_logic_vector(4 downto 0):= "00000";

if rising_edge(SCLK_internal) then

  if (state = pause ) then
    transmission_count <= "00000";
  else
        transmission_count <= transmission_count + "00001";
  end if;
end if;

Das funktioniert nicht. Da kommt der gleiche Fehler. Wir hatten dies so 
ähnlich davor schon getestet.

Wir haben eine Lösung gefunden, ob es die beste ist wissen wir nicht, 
aber es funktioniert.



    if rising_edge(SCLK_internal) and state /= pause then
      transmission_count <= 
std_logic_vector(unsigned(transmission_count) + 1);
    elsif rising_edge(SCLK_internal) and state = pause then
      transmission_count <= "00000";
    end if;


Wo ist Lothar Miller?
Kann Lothar Miller die Frage beantworten?

Wow die Antwort war schneller als wir.

Wir verwenden die Libary bereits.


library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

tmn schrieb:
> library ieee;
> use ieee.std_logic_1164.all;
> use ieee.numeric_std.all;

Dann verwendet man die Typen unsigned und signed zum Rechnen:

1

library ieee;

2

use ieee.std_logic_1164.all;

3

use ieee.numeric_std.all;

4

5

...

6

7

signal transmission_count : unsigned(4 downto 0):= "00000";

8

9

------------------------------------------------------------------------ 

10

11

process(SCLK_internal)

12

begin

13

  if rising_edge(SCLK_internal) then

14

    transmission_count <= transmission_count + 1;

15

    if state = pause then

16

      transmission_count <= (others => '0');

17

    end if;

18

  end if;

19

end process;

Btw: rising_edge(SCLK_internal) --> Wieviele Takte habt Ihr in Eurem 
Design?

Duke

IEEE.STD_LOGIC_ARITH.ALL kann sowas, gilt aber als obsolete.

Folgende RefCard listet schön alle Funktionen der gängigen 
VHDL-Bibliotheken auf: 
http://www.gstitt.ece.ufl.edu/courses/eel4712/labs/1164pkg.pdf

Greetings Earthlings,

Ja daran haben wir auch gedacht, aber in der Aufgabe steht, dass wir 
transmission_count als 5 Bit Vektor deklarieren sollen.



Wir haben eine 50MhZ Clock und eine 1MhZ Clock