Kann ein TEMAC mit jedem verfügbaren RocketIO verbunden werden?

Gast #3771276 
Hallo zusammen,

weiß jemand ob ein Hard TEMAC mit jedem bliebigen der verfügbaren 
GTX-Transceiver verbunden werden kann, oder ob für einen TEMAC immer nur 
ein (oder mehrere) spezielle GTX verwendet werden können? Gibt es da 
Einschränkungen? (Routing/Lage im FPGA)?

Im UserGuide habe ich nachgeschaut, konnte hierzu aber nichts finden 
(oder habe es überlesen)

http://www.xilinx.com/support/documentation/user_guides/ug194.pdf

Zielplattform ist ein VIRTEX-5 FPGA (FXT-Typ).

Vielen Dank!
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Bei Xilinx TEMAC unter FAQ:
>Are there any pinout restrictions for the TEMAC core?

>There are no pinout restrictions for the TEMAC core.

Das ist also ein flexibeler IP. Du kannst ihn sicher an einen beliebigen 
IP hängen.

Er wird aber vorzugweise über ein Standardinterface (RGMII) an einen 
externen PHY gekoppelt um auch 100X und 10X umzusetzen. Es soll mit GTP 
(sicher auch GTX bei 1.25 Gbps) funktionieren, jedoch wird's das wohl 
ein Weg mit mehr Aufwand und Einschränkung. (Da habe ich selber noch 
keine Erfahrung)
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Klakx schrieb:
> Bei Xilinx TEMAC unter FAQ:
>>Are there any pinout restrictions for the TEMAC core?
>
>>There are no pinout restrictions for the TEMAC core.
>
> Das ist also ein flexibeler IP. Du kannst ihn sicher an einen beliebigen
> IP hängen.
>
> Er wird aber vorzugweise über ein Standardinterface (RGMII) an einen
> externen PHY gekoppelt um auch 100X und 10X umzusetzen. Es soll mit GTP
> (sicher auch GTX bei 1.25 Gbps) funktionieren, jedoch wird's das wohl
> ein Weg mit mehr Aufwand und Einschränkung. (Da habe ich selber noch
> keine Erfahrung)

Hallo Klakx,

Danke für die Rückmeldung! Beim Durchlesen des GTX-User Manuals bin ich 
auf Seite 27 in der Fußnote auf folgenden Hinweis gestoßen:

--------------------------
4. GTX_DUAL tiles of column X1 must be used when connecting to the 
Ethernet MAC blocks or to the Integrated Block for PCI Express 
operation.
--------------------------

Bedeutet das also, dass ein HARD-MAC doch nicht mit jedem GTX verbunden 
werden kann?

Hier das Manual:

http://www.xilinx.com/support/documentation/user_guides/ug198.pdf

Gruß!
FPGA
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
sieht dann wohl so aus, dass du die auf Reihe X1 nehmen solltest 
(musst). Im Zweifelsfall mit Wizard was erstellen und bis zum Bitfile 
erstellen lassen.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.