Gast
#3786245
Hallo, 1. Angenommen ein Logic-Analyzer welcher mit 64Kbit/Kanal ausgestattet ist wird auf eine Sample-Rate von 6,4Mhz eingestellt. Folglich müssten seine 64Kbit nach 10mS voll sein. Wenn damit ein Signal mit Datenrate 1Mbaud abgetastet wird sind ab beginn der Aufnahme 10000Bit gespeichert worden. Ist das so richtig? 2. Laut Shannon ist es nur nötig >2 mal/Periode abzutasten. Würde also für ein 1Mbit/Sec-Signal eine Abtastung mit 2,1Mhz reichen? 3. Viele LAs können die Daten auch komprimieren, die Zeroplus z.b. um den maximalen Faktor 255. Vermutlich durch Lauflängencodierung+Huffman-Codierung? Welche Kompressionsraten können bei realen Signalen etwa erreicht werden? 4. Die meisten LAs können soweit ich weiss auch extern (zur Aufnahme) getaktet werden. In diesem Fall wird nur 1 mal/enterner-Triggerung aufgezeichnet. Bedeutet dies dass man z.b. den SCL eines I2C-Bus zur Triggerung nutzen kann und der LA dann sehr lange (64000Bit) aufzeichnen kann? Danke für eure Antworten