[V] Digilent Nexys + Breadboard

Martin Wende schrieb:
> Die Flankensteilheit ist bei FPGAs im Constraintfile einstellbar, sogar
> der maximale Ausgangsstrom.
> Hast wohl noch nicht so oft mit FPGAs gearbeitet, ne ;)?

Die Vermutung stimmt so nicht ganz! Ich nutze gerne CPLDs und kleinere 
FPGAs. Beim MAXV lass ich auch die Ausgänge langsamer schalten, trotzdem 
sind die Steilheiten noch recht flink. Vielleicht bin ich auch einfach 
zu konservativ...
Bis auf den Spartan 3 kenne ich mich nicht mit den neusten Derivaten von 
Xilinx aus. Allerdings gefällt mir persönlich die MAXV Serie als CPLD 
Ersatz ausgesprochen gut. Hat Schmitttrigger-Eingänge, immer definierte 
Ausgänge, Output-Enable Eingang, ist ausgesprochen recht schnell und ist 
relativ günstig.

Das gleiche FPGA Board habe ich auch zu hause. Nur sehr schade, dass 
kein FLASH Baustein onboard ist.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.