GbE und IEEE 802.11n/ac mit FPGA realisieren

[B. D. L. (tikonteroga)]

Hallo,

wenn ich einen PCIe-Karte für GbE und eine PCIe-Karte für IEEE 802.11n 
bzw. IEEE 802.11ac entwickeln wöllte und zur Realisierung einen Cyclone 
V verwenden würde, wie würde denn dann ein einfaches Blockschaltbild 
aussehen?

Im Fall von GbE würde es ja stark vereinfacht so aussehen:

Cyclone V -> Ethernet Phy -> RJ45

Stimmt das so?

Wie würde das im Falle von IEEE 802.11n oder IEEE 802.11ac aussehen?

Vielen Dank

[Duke Scarring (Gast)]

B. D. L. schrieb:
> Wie würde das im Falle von IEEE 802.11n oder IEEE 802.11ac aussehen?

So vielleicht?!:

Cyclone V -> WLAN-Phy -> Antenne

[Weltbester FPGA Pongo (Gast)]

Ich wollte jetzt echt noch einen draufsetzen, aber ich habe heute meinen 
guten Tag, also:


RJ45 <- Magentic <- PHY <- Cyclone (MAC <- FSM <- BRAM <- FSM <- 
Senddata

und das ganze rückwärts für Receive.

Weill heissen, es braucht einen MAC Layer - zumindest einen rudimentären 
UDP-Controller. Sowas wurde hier schon mehrfach gefragt. Die 
Bearbeitungszeit dafür schwankt zwischen 3M und 9M, je nach Umfang.