Hallo,
ich habe für eine Viersegmentdiode einen Schaltplan, mit vier
Impedanzwandlern und ein paar OPVs die Teile addieren und subtrahieren.
Im Schaltplan sieht das noch relativ machbar aus, doch das fertige
Layout sieht relativ verwirrend aus. Geht das in Ordnung oder sollte ich
das nocheinmal machen? Signalwege sind meist zwar relativ kurz, aber da
praktisch von jedem OPV zu jedem OPV eine Leitung liegt, sind auch viele
länge Strecken die zurück gelegt werden müssen.
Form der Platine ist vorgegeben, etwas Rand zu den Seiten auch
(Führung), die Löcher auch.
Die Verstärkung von zwei OPVs soll mittels Dipschalter verändert werden
können.
Kann da vielleicht bitte mal jemand drüber schauen?
Gerald m. schrieb:> Kann da vielleicht bitte mal jemand drüber schauen?
Leider habe ich keinen so großen Monitor, dass der die 64.014.894 Pixel
deines Schaltplanes in Originalgröße ohne wild Scollerei darstellen
kann.
Die Layoutbilder wären ohne Lötpastenmaske, Bohrmarkierungen und
ähnlichen Schnick-Schnack wesentlich besser zu lesen. Spätestens der
Leiterplattenhersteller wird - wenn du Glück hast - kräftig an deinem
Bestückungsdruck rummaskieren. Wenn du Pech hast und er das nicht tut,
sind Probleme beim Löten vorprogrammiert.
Hast du bei den 3pF Kondensatoren in der Gegenkopplung deiner Verstärker
den Einfluss der parasitären Kapazitäten des Layouts berücksichtigt?
Ja, das mit dem Schaltplan ist blöd. Wenn er auf den Monitor passt
erkennt man aber auch nur schwer was. Läd man die Datei herunter und
schaut sie im Windows Image Viewer an kann man problemlos rein und raus
zoomen, aber ich weiß was du meinst.
Aus irgendwelchen Gründen hat es mir beim Bilder export den
Bestückungsdruck verhauen. Jetzt passt es wieder.
Das mit den 3pF weiß ich, und da wird dann das "trial and error" Prinzip
genutzt, um auf die gewünschte Bandbreite zu kommen.
Das Layout sieht besser aus als der Schaltplan, ich weiss nicht wieso
Leute so faul sein können, Leitungen mitten durch Bauteile zu ziehen,
offene Enden nicht zu löschen.
Allerdings ist unklar, bis zu welchen Frequenzen das Layout taugt. Hab
ich nur den Eindruck, als ob du noch VCC und GND als 4 Lagen hast?
Hallo MaWin, danke schon mal. Ich nehme an du meinst den Stecker, bei
dem ich durchgezeichnet habe. Dieser Stecker hat auf der Top und auf der
Bottom Seite Kontakte. Diese sollen verbunden werden, falls ein Kontakt
nicht so gut ist. Da ich dachte es ist deutlich übersichtlicher die 10
Verbindungen direkt zu machen, als 10 mal komplett um den Stecker herum
zu fahren, habe ich dies eben durch das Bauteil gemalt. Vielleicht hast
du auch nicht gesehen dass beide Seiten verbunden sind, da ich dort
keine Junctions gezeichnet habe. Da hast du recht, das habe ich jetzt
aber nachgeholt.
Die offenen Enden sollten mir bei der Lesbarkeit dienen (so erkennt man
gleich von welchem Abzweig das Signal kommt, ohne das Signal zum
Transimpedanzwindler zurückverfolgen zu müssen)
Sie sind auch nicht stehen gelassen worden und aus Faulheit nicht
gelöscht, sondern extra hinzugefügt.
Die Platine besteht tatsächlich nur aus 2 Layern. V+ und V- erkennt man
am Top Layer, dass sie etwas dicker sind.
Der Übersichtlichkeit wegen habe ich das GND Polygon oben und unten
nicht angezeigt.
Frequenzen sollen mindestens 500khz sein (Pflicht), im idealfalls sollte
alles mit bis zu 2Mhz funktionieren (Kür).
Den Schaltplan müsste man dir um die Ohren hauen ;-) .
Schonmal von Labels gehört? Damit kannst du den Stecker übersichtlicher
anbinen. Und grundsätzlich sollte man alle Netze belabeln, also auch
wirklich so dass im Schaltplan sichtbar ist!
Kritiker schrieb:> Und grundsätzlich sollte man alle Netze belabeln, also auch> wirklich so dass im Schaltplan sichtbar ist!
Und man darf sogar Bus-Leitungen verwenden, um einerseits wilde
Knotereien/Verteilerschienen zu vermeiden und trotzdem die Signale gut
im Schaltplan verfolgen zu können. EAGLE stört sich nicht daran, wenn im
Bus Signale zusammengefaßt sind, die nicht im klassischen Sinn zu einem
digitalen Bus gehören.
OK, ich habs verstanden ^^
Rausreden kann ich mich nur etwas, wenn ich sage der Schaltplan liegt
extra vor, und das ist nur der für eagle ^^
Dachte allerdings auch nicht viel über den Schaltplan nach, sind ja im
Endeffekt nur 4 Transimpedanzwandler, ein Stecker und 3 OPV
Grundschaltungen.
Habe nur ein Problem mit dem interpretieren der Antworten. Heißt das
herumhacken auf dem Schaltplan jetzt dass das layout OK ist, oder dass
ich mir "offensichtlich" so wenig Mühe gegeben habe, dass keiner Lust
hat das Layout anzuschauen? :D
Hm,
wer sagt denn das das Layout schon fertig sein muß?
Was hindert dich daran das ganze weiter zu optimieren?
z.B. R1 kann man weiter nach unten schieben ...
( wieso nehmen eigentlich alle immer die eckigen Vias? )
Ich würde auch noch einen DRC-Check drüber laufen lassen.
( DRC Settings kann man z.B. bei Beta Layout herunterladen )
Gruß
Gast
Hi, ja, was der R1 da oben macht kann ich beim besten willen nicht sagen
:D
Ansonsten habe ich den DRC check von multi-circuid-boards (Da bestellt
ich) drüber laufen lassen. Alles ohne Fehler.
Hallo,
was beim Vergleich von Stronlaufplan und Layout auffällt, ist die
mangelnde Symmetrie im Layout. Du hast z.B. 3 identische
Verstärkerstufen völlig unterschiedlich angeordnet. Das stört nicht die
Funktion, wenn alles richtig ist, aber es ist Mehrarbeit und sieht auch
nicht übersichtlich aus, wenn man z.B. mal was messen oder reparieren
muss. Es schadet jedenfalls überhaupt nicht, wenn man die Struktur der
Schaltung auch auf der Leiterplatte erkennt.
Das nur für die Zukunft, ändern hat keinen Sinn.
Georg
Ja, am Anfang habe ich die immer blockweise gleich angeordnet. Das
Problem lag an der Routbarkeit der Ausgänge zum Stecker. Ich habe also
angefangen Stück für Stück zu verschieben. Irgendwann hat es tatsächlich
auf 2 Layer gepasst.
Würde ich es noch einmal machen, würde ich allerdings versuchen das Netz
von den Transimpedanzwandlern zu den OPVs wie im Plan einmal von oben
nach unten laufen zu lassen, und dann auf der Gegenseite immer
waagerecht "abgreifen"
Das "Problem" war allerdings auch, dass ich DualOpAmps genutzt habe um
alles auf die Platine zu bekommen. Bei IC1 und IC2 (die 4
Transimpedanzwandler) sieht man die Symmetrie meiner Meinung nach noch.
Gerald m. schrieb:> Die Platine besteht tatsächlich nur aus 2 Layern. V+ und V- erkennt man> am Top Layer, dass sie etwas dicker sind.
Und wo sind dann C19 und C20 angeschlossen ?
Die Platine ist nicht fertig, wohl auf Grund des hingeschluderten
Schaltplans.
Bei IC2 muss die Leitung nicht durch die Anschlüsse, sie kann um R19
rumlaufen.
Bei R33 und IC4 Pin 4 sind die Abstände SEHR nah, unnötigerweise.
C19 und C20 sind mit der einen Seite an V+ angeschlossen, mit der
anderen liegen sie auf dem Ground polygon, welches ich ausgeblendet
habe.
Um bei IC2 nicht zwischen die Beine zu müssen, muss ich um R16 und C18
herum, dann schließe ich sie allerdings von dem Ground aus, und müsste
die nach unten durch via Via auf den Ground führen. Ich weiß leider
nicht was besser ist.
R33 ist so weit von IC4 weg wie viele andere Kondensator und andere
Widerstände von anderen ICs. Aber da hast du recht, ich schiebe ihm
etwas nach unten. Schließlich bin ich auch der der das löten muss ^^
zusammen.png
(100 KB)
top.png
(51 KB)
bottom.png
(38 KB)
schalt.png
(210 KB)
