Byte lesen und schreiben beim SRam DE1.lb und ub

Wie breit muss die Datenbreite am SRAM beschaltete werden bei 1 Byte 
lesen und schreiben:
rdata : inout std_logic_vector (7 downto 0)oder

rdata : inout std_logic_vector (15 downto 0) setzen bzw beschalten an 
den Pins vom DE1?

Danke.

Gruss

LB ist wohl das loser byte und UB das upper byte. Das SRAM speichert je 
Adresse vermutlich 16 bits, also zwei bytes. Dazu brauchst du dann 16 
Datenleitungen. Wenn du immer nur 8 bits lesen/schreiben willst dann 
kannst du für jede Adresse mit LB und UB noch auswählen welche 8 der 16 
bits du auswählen willst. Dann brauchst du vermutlich auch nur 8 
Datenleitungen.

-gb- schrieb:
> LB ist wohl das loser byte und UB das upper byte. Das SRAM speichert je
> Adresse vermutlich 16 bits, also zwei bytes. Dazu brauchst du dann 16
> Datenleitungen. Wenn du immer nur 8 bits lesen/schreiben willst dann
> kannst du für jede Adresse mit LB und UB noch auswählen welche 8 der 16
> bits du auswählen willst. Dann brauchst du vermutlich auch nur 8
> Datenleitungen.

Er braucht immer noch 16 Datenleitungen. Mit UB/LB kann man nur 
auswählen welche der beiden Hälften sich bei Schreibvorgängen ändern 
soll.

Steht eigentlich alles im Datenblatt...

Hier mal ein Ausschnitt aus der Anbindung einer 8 Bit CPU an den 16 Bit 
SRAM auf dem DE1:

1

    RAM_D <= SRAM_DQ(7 downto 0) when A(0)='0' else SRAM_DQ(15 downto 8);

2

    SRAM_DQ(7 downto 0)  <= CPU_DO when WR_n='0' and RAM_CS_n='0' else (others => 'Z'); 

3

    SRAM_DQ(15 downto 8) <= CPU_DO when WR_n='0' and RAM_CS_n='0' else (others => 'Z'); 

4

    SRAM_UB_N <= not A(0);

5

    SRAM_LB_N <= A(0);

6

    SRAM_ADDR(13 downto 0) <= A(14 downto 1);

Ok und was ist wenn er immer nur z.b. das LB verwendet? Klar er verliert 
die andere Hälfte vom RAM aber dann bräuchte er doch nur die 8 
Datenleitungen zum LB?

Danke, ich nehme jetzt Datenleitung 0-15.

Gruss