received Vektor als Status Vektor füllen

Hallo Lothar,

Lothar Miller schrieb:
> Warum nicht? Ein jeder Multiplexer funktioniert so.

1

signal2 <= signal1;

2

signal3 <= input(signal2 downto 0);

So etwas meinte ich mit "Signale dürfen nicht als Index eines anderen 
Vektors verwendet werden". Also eine ähnliche Problemstellung wie in 
meinem Bespiel im ersten post.

Lothar Miller schrieb:
> Kann es sein, dass du da eine for-Schleife im Einsatz hast?

Bisher nicht... an eine for-Schleife hatte ich auch gedacht, aber leider 
ist mir noch nicht der passende Gedanke gekommen, wie mir diese helfen 
könnte. Zumindest nicht, ohne die Frage aus meinem ersten Post zu 
beantworten.

Lothar Miller schrieb:
> Wo taucht in dem Beispielcode ein Range auf?

Gar nicht. RANGE war nicht als VHDL Schlüsselwort gemeint, sondern eher 
als Wort um ein (x downto y) zu beschreiben. Sorry für die Verwirrung! 
:)

Die eigentliche Frage lautet:
Wie kann ich den Index von s_received abhängig von WR_ADDR und 
startadresse auswählen?
WR_ADDR und startadresse bestimmen also den ausgewählten Index.
Aber die Zuweisung

1

s_received(index) <= '1';

klappt meiner Ansicht nach nur, wenn der index sich nicht verändern 
kann, also quasi nur eine Konstante und kein Signal ist.

Habe ich an der Stelle noch einen Denkfehler?

Vielen Dank!
Ralf

Du willst doch aber gar nicht per downto zuweisen, sondern immer nur ein 
Bit? Sowas sollte doch gehen

1

signal rx_vector : std_logic_vector(65 downto 0);

2

signal ct        : integer range 0 to 65;

3

...

4

5

rx_vector(ct) <= '1';

6

ct            <= ct + 1;

Man kann deinen Vektor auch über ein Schieberegister realisieren:

1

rx_vector(65 downto 0) <= rx_vector(64 downto 1) & '1';

Korrektur:

1

rx_vector(65 downto 0) <= rx_vector(64 downto 0) & '1';

Hallo,

Lothar Miller schrieb:
> Du konvertierst/castest die Adressen vom Std_logic_vector-Signalen in
> Integer-Signale, addierst die zusammen und verwendest sie als Index für
> das Array...

Dann war ich wohl bisher auf dem Holzweg.
Ich hatte schon einmal eine ähnliche Fragestellung und bin dann über die 
Signale als Index gestolpert. Da hatte ich aber nicht nach integer 
gecastet/konvertiert. Das war wohl mein Fehler... Daraufhin hatte ich 
für mich abgespeichert, dass es so nicht geht... wieder was gelernt!

VHDL hotline schrieb im Beitrag #3963235:
> Man kann deinen Vektor auch über ein Schieberegister realisieren:

Vielen Dank!

Ich werde die Variante mit den integer mal testen. Ich bin echt 
gespannt, denn damit stellt sich mein Weltbild für den Index etwas auf 
den Kopf.

Vielen Dank!
Ralf

Warum werden nicht diese vorgaben benutzt:
sll...srl...rol...ror...

signal wert_sll: unsigned(7 downto 0);
signal wert_srl: unsigned(7 downto 0);
signal wert_rol: unsigned(7 downto 0);
signal wert_ror: unsigned(7 downto 0);

wert_sll_u  <= wert_sll_u sll 2;
wert_srl_u  <= wert_srl_u srl 3;
wert_rol_u  <= wert_rol_u rol 3;
wert_ror_u  <= wert_ror_u ror 5;

-------------------------------------------------------

Und wenn man einen veränderten Wert nimmt, kann man es auch so 
hinstellen:

signal wert_u: unsigned(7 downto 0);
signal counter_u: unsigned(7 downto 0);

wertu  <= wert8u sll to_integer(counter_u(7 downto 0));

counter_u

da drin befindet sich die Anwesenheitsliste.