Gast
#3965141
Die CMOS-Logik besitzt doch eine sehr große Noise Margin (von O bis VDD), wenn die CMOS Logik als unempfindlich gegen Noise ist, welchen Sinn machen dann differentielle Logiken?
|
Anzeige
|
CMOS und Noise unempfindlichkeit
Gast
#3965141
Die CMOS-Logik besitzt doch eine sehr große Noise Margin (von O bis VDD), wenn die CMOS Logik als unempfindlich gegen Noise ist, welchen Sinn machen dann differentielle Logiken? Kuckste http://en.wikipedia.org/wiki/Differential_signaling bzw. http://de.wikipedia.org/wiki/Symmetrische_Signal%C3%BCbertragung Hat i.W. mit Störfestigkeit, Geschwindigkeit, etc. zu tun. Karsten schrieb: > Die CMOS-Logik besitzt doch eine sehr große Noise Margin (von O bis > VDD) Nein. > wenn die CMOS Logik als unempfindlich gegen Noise ist, welchen > Sinn machen dann differentielle Logiken? Was läßt dich glauben, man würde differentielle Signalisierung wegen eines Rauschproblems verwenden? Es gibt viele Gründe dafür. Antwort schreiben |
Anzeige
|