Bitmaske variabler Länge in Vhdl

Gast #3986618
Hallo zusammen,
möchte in vhdl folgendes umsetzen:
1
signal a : std_logic_vector(laenge_a -1 downto 0); 
2
signal b : std_logiv_vector(laenge_b -1 downto 0);
3

4
Process(clk)
5
Begin
6

7
   ...
8
   Case Zustand is
9

10
      When A => b <= a(laenge_b downto 0);
11
                -- b <= a & "1111"; 
12
      When B => b <= a(2*laenge_b-1 downto laenge_b);
13

14
       ...

Suche nach einer Umsetzung mittels bitmaske für eine Variable Länge von 
a und der Maske b.
Gast #3986760
Mat schrieb:
> Suche nach einer Umsetzung mittels bitmaske für eine Variable Länge von
> a und der Maske b.
Das sieht für mich wie ein Multiplexer aus und Dein Ansatz ist doch 
schon gar nicht so schlecht:
1
 a( (x+1) * laenge_b-1   downto   (x) * laenge_b);
Jetzt mußt Du nur noch schauen, ob dein Synthesizer damit was anfangen 
kann.

Duke

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 11 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.