|
Anzeige
|
Altera Location Constraints in VHDL?
Gast
#3988326
Hi, wie kann ich in Altera Quartus zu einzelnen FlipFlops Location Constraints in VHDL setzen, d.h. die QSF-Zeile set_location_assignment LCFF_X4_Y5_N13 -to "*|myreg" per Attribute ins VHDL-File übertragen. (ich habe eine generische Komponente mit beliebig vielen FFs, dafür immer das QSF-File zu ändern ist umständlich) Gruss
Gast
#3990058
Was willst Du eigentlich genau machen? 99,9% der Entwickler überlassen dem Tool die Platzierung der FFs. Die Pfade werden anhand von Timing-Constraints nach dem Place&Route geprüft. Da muß man eigentlich kein FF händisch platzieren. Duke
Gast
#3990173
Wenn man mein Design betrachtet, dann hast du mit den 99.9% fast 100% recht (es sind 99.96%), es sind aber bei mir 64 FFs, die Quartus auf einem alten CycloneII nicht über 270MHz kriegt, ich brauche aber 330. Per Hand kriege ich die auf über 350MHz, deine Schätzung ist also korrekt, weiss ich aber schon längst.
Gast
#3994248
Sigi schrieb: > die Quartus auf einem alten CycloneII > nicht über 270MHz kriegt, ich brauche aber 330 Ok. Das ist dann wirklich mal ein Grund mit einer händischen Platzierung nachzuhelfen. Hilft Dir dir folgende Seite weiter?: http://quartushelp.altera.com/current/mergedProjects/hdl/vhdl/vhdl_file_dir_attribute.htm Alternativ könntest Du Dir ein Skript bauen, welches ein passendes qsf-File erstellt. Duke Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
