EAGLE Board - DRC ändert VIA Größe

Christopher Gast 12.02.2015 14:50 #4009992

Lesenswert?

•

Hallo,

ich habe ein Problem mit einem EAGLE Board File für eine Bestellung bei 
PCB-POOL.

Es geht um ein Breakout von 1,27mm Pins auf 2,54mm Header zum 
einfacheren testen bevor die endgültige Platine entworfen und erstellt 
wird.

Beim DRC  Test mit den PCB-POOL Settings werden jedesmal die VIA 
verkleinert und dadurch entstehen DRC Fehler (Dimension & Drill 
Distance).
Ich habe die .brd Datei angehängt und hoffe das jemand mir einen Hinweis 
geben kann wie ich dieses Problem am besten lösen kann.

Bitte nicht gleich steinigen aufgrund der Leitebahnen - es soll ein 
einfaches Breakout sein, damit 2,54mm Steckverbinder verwendet werden 
können.

Danke lg
Christopher

Angehängte Dateien:

vc_breakout.brd (66,8 KB)

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Christopher Gast 13.02.2015 10:30 #4011035

Lesenswert?

•

▲
▼

Hier ein GIF welches schön zeigt was ich meine, da es vermutlich aus 
oben genannten Text bzw. dem Anhang nicht wirklich ersichtlich ist:

https://imgur.com/OHnSF1e

Nachdem die DRC Prüfung durchgeführt wird verkleinern sich die VIA und 
die Abstände zwischen den einzelnen werden größer.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Wolfgang Gast 13.02.2015 17:46 #4011670

Lesenswert?

•

▲
▼

Christopher schrieb:
> Ich habe die .brd Datei angehängt und hoffe das jemand mir einen Hinweis
> geben kann wie ich dieses Problem am besten lösen kann.

Indem du im DRC für den Restring die Grenzwerte passend einstellst.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Wolfgang Gast 13.02.2015 18:00 #4011693

Lesenswert?

•

▲
▼

Christopher schrieb:
> https://imgur.com/OHnSF1e

Was soll das für ein Links sein. Kannst du bitte das Bild hier als 
Anhang hochladen.

Bei der Definition deines Bauelementes hast du irgendetwas auf dem 
Dimension Layer plaziert. Der ist aber für die Boardumrisse reserviert.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Ralf G. (ralg) 17.02.2015 16:21 #4016914

Lesenswert?

•

▲
▼

Christopher schrieb:
> Beim DRC  Test mit den PCB-POOL Settings werden jedesmal die VIA
> verkleinert und dadurch entstehen DRC Fehler


1. Blende mal den Layer 18 (Vias) aus. Und ... was passiert? Nichts. Du 
hast gar keine Vias auf dem Bord.
2. Das hat nichts mit den PCB-Pool-Settings zu tun. Ich glaube nicht, 
dass mit irgendwelchen selbstgebastelten Einstellungen da kein Fehler 
angezeigt wird.
3. Was hast du gemacht? Du hast eine Platine mit Löchern versehen und 
auf die Löcher ein THT-Pad gelegt. Das geht nie zusammen. Ist auch 
sinnlos. Das Pad hat ja schon ein Loch.

-> Löcher aus Layer 20 entfernen und nur die Pads lassen.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren