CORDIC Ausgabe

Gast #4011458 
Guten Tag

Ich habe eine Frage zum CORDIC Algorithmus. Xilinx bietet hierzu ein 
Modul an. Habe das Zahlenbeispiel zur Berechnung des arctan aus dem 
Datenblatt umgesetzt.
Weiss jedoch nicht, was die Ausgänge X und Y aussagen. Ist damit die 
Komponentendarstellung exp(i*phase_out) gemeint?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Nee, du hast offenbar keine Frage zum Algorithmus, sondern zum IP von 
Xilinx. Dafür gibt es direkt in der ISE eine ausführliche Doku als PDF. 
Druck sie dir aus und lies sie, dann weißt du auch, was in welchem Modus 
dieser eierlegenden Wollmilchsau an Ein- und Ausgängen in welcher Weise 
bedient wird.

W.S.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Genau den meine ich. Dort steht, dass es sich um die X bzw. Y Komponente 
des Ausgangs handelt. Demnach müsste es ja die Komponetendarstellung 
sein. Jedoch entspricht dieses nicht der Simulation.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Paul schrieb:
> Genau den meine ich. Dort steht, dass es sich um die X bzw. Y Komponente
> des Ausgangs handelt.

Wo genau steht das? In meiner Doku habe ich zu Atan nur einen X- und 
Y-Eingang und einen Phasen-Ausgang gefunden.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Das steht in der Ein - bzw. Ausgangsbeschreibung. X und Y sind optionale 
Ausgänge. Kann man in den Core Einstellugen anwählen. Werden jedoch im 
Dokument nicht weiter behandelt.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Paul schrieb:
> Das steht in der Ein - bzw. Ausgangsbeschreibung. X und Y sind optionale
> Ausgänge.

Tja, wie gesagt, bei mir steht davon nichts (siehe Anhang). Im Fall des 
arctan gibt es in meiner Doku nur einen Phasenausgang, x- und y-Ausgang 
sind "absent" (also nicht vorhanden).
Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
dann würde ich mal raten, dass man sich in V4.0 des IP-Cores die 
"Zwischenergebnisse" der einzelnen Interationsschritte anschauen konnte.

Paul schrieb:
> Demnach müsste es ja die Komponetendarstellung
> sein. Jedoch entspricht dieses nicht der Simulation.

Was genau sagt den die Simu? Konvergiert y gegen 0?
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 11 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.