CORDIC Ausgabe

Nee, du hast offenbar keine Frage zum Algorithmus, sondern zum IP von 
Xilinx. Dafür gibt es direkt in der ISE eine ausführliche Doku als PDF. 
Druck sie dir aus und lies sie, dann weißt du auch, was in welchem Modus 
dieser eierlegenden Wollmilchsau an Ein- und Ausgängen in welcher Weise 
bedient wird.

W.S.

Genau den meine ich. Dort steht, dass es sich um die X bzw. Y Komponente 
des Ausgangs handelt. Demnach müsste es ja die Komponetendarstellung 
sein. Jedoch entspricht dieses nicht der Simulation.

Paul schrieb:
> Genau den meine ich. Dort steht, dass es sich um die X bzw. Y Komponente
> des Ausgangs handelt.

Wo genau steht das? In meiner Doku habe ich zu Atan nur einen X- und 
Y-Eingang und einen Phasen-Ausgang gefunden.

Das steht in der Ein - bzw. Ausgangsbeschreibung. X und Y sind optionale 
Ausgänge. Kann man in den Core Einstellugen anwählen. Werden jedoch im 
Dokument nicht weiter behandelt.

Paul schrieb:
> Das steht in der Ein - bzw. Ausgangsbeschreibung. X und Y sind optionale
> Ausgänge.

Tja, wie gesagt, bei mir steht davon nichts (siehe Anhang). Im Fall des 
arctan gibt es in meiner Doku nur einen Phasenausgang, x- und y-Ausgang 
sind "absent" (also nicht vorhanden).

Seite 4 Tabelle. Grauer Bereich fest, weißer optional.
http://www.xilinx.com/support/documentation/ip_documentation/cordic_ds249.pdf

dann würde ich mal raten, dass man sich in V4.0 des IP-Cores die 
"Zwischenergebnisse" der einzelnen Interationsschritte anschauen konnte.

Paul schrieb:
> Demnach müsste es ja die Komponetendarstellung
> sein. Jedoch entspricht dieses nicht der Simulation.

Was genau sagt den die Simu? Konvergiert y gegen 0?