Gast
#4102283
Hallo, ich studiere Elektrotechnik und arbeite zur Zeit an einem FPGA Projekt. Leider war in meinem Studium bisher nur sehr wenig VHDL Design dran. Von FPGAs haben wir eigentlich nur erfahren, dass es sie gibt. :( Ich nutze also dieses Projekt um mich selbst intensiv zu belesen. Ich habe ein Konzept erstellt und schon eine ganze Reihe funktionierender Module erstellt (Simuliert und Synthetisiert). Nun ist mein Ziel die einzelnen Module zu verbinden. In meinem Konzept ist ein Bus vorgesehen: - 30-40 Sender - ein Empfänger - 34 Bit breit Als ich mir das ausgedacht habe dachte ich an inout-Ports und ein cs leitung zu jedem Sender. Jetzt habe ich aber gelesen das es die nicht innerhalb von FPGAs gibt und ein Multiplexer als einzige Alternative bleibt. Das würde doch aber einen riesigen "Verdrahtnungsaufwand" bedeuten. Wie könnte man dieses Problem lösen? Das Signal seriell übertragen? Oder gibt es ein andere Möglichkeit die sich eigenen würde um die Ausgänge der nicht aktiven Sender auf "High Impedanz" zu schalten? Die Platform die ich verwende ist ein ECP3 von Lattice. Viele Grüße und Danke für eure Hilfe.