Gast
#4105634
Hallo, Ich hab bis jetzt nur mit ISE von Xilinx gearbeitet und wollte mir jetzt mal Quartus II anschauen. Also Projekt gestartet. Jetzt wollte ich ein neues VHDL-File hinzufügen, klappte auch. Allerdings ist dieses File(natürlich^^) ohne Inhalt, nicht so bei ISE wo man gleich den ganzen Aufbau mitgeliefert bekommt(also entity, architecture etc.)... Geht das bei Quartus II auch? Wie sieht das gleiche bei der Testbench aus, auch dort ist das generieren bei ISE recht angenehm...?!