Lothar Miller schrieb:
> Jürgen Schuhmacher schrieb:
>> ein Standard-Logic-Vector. Entweder manuell oder in VHDL als Block.
> In VHDL könnte man auch einfach so schreiben: inv_slvect <= not
> slvect;
Das meinte ich ja mit "VHDL als Block". Man muss ja erst wieder ein
Symbolchen draus machen, bevor es im SCH-Editor verwendet werden kann.
>> Ich kenne da freilich jemanden, der jetzt eine Prozedur schreiben würde...
> Wer ist das?
Jemand, der wohl aus der C++ Ecke kommt und FPGAs so entwickelt, wie man
komplexen C Code baut: Alles in Funktionen gekapselt, in Klarnamen
verpackt, in Packages geschoben und dann das Programm komplett aus
Funktionsaufrufen zusammengesetzt. Der Code war so "übersichtlich" und
modular geschrieben worden, dass er nicht mehr lesbar war. Nicht mal von
ihm selber :-)