Hallo zusammen, Mit dem C-Quelle Code, wird die Version eines C-Projekts durch folgende Befehle erfolgsreich verwaltet: Version="$ProjectRevision: Last Checkpoint: 1.17 $" Wie soll ich denn die Versionierung für ein FPGA-Projekt(Verilog) schaffen ? Das Ziel ist es, die im MKS Revision durch eine Applikation auslesbar zu machen. Beispiel im Moment habe ich die Revision 1.11.1.10 Diese wird immer automatisch bei jeder Build (Bild)Erzeugung ersetzt. Auf eine Rückmeldung würde ich mich freuen
Keller Thomas schrieb: > Das Ziel ist es, die im MKS Revision durch eine Applikation auslesbar zu > machen. Auf welchem Weg kann denn Deine 'Applikation' auf den FPGA zugreifen? Duke
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.