MKS Projektversion für FPGA Source Code

Keller T. OP #4124296
Lesenswert?
• ▲
▼ 
Hallo zusammen,

Mit dem C-Quelle Code, wird die Version eines C-Projekts durch folgende 
Befehle erfolgsreich verwaltet: Version="$ProjectRevision: Last 
Checkpoint: 1.17 $"

Wie soll ich denn die Versionierung für ein FPGA-Projekt(Verilog) 
schaffen ?
Das Ziel ist es, die im MKS Revision durch eine Applikation auslesbar zu 
machen.
Beispiel im Moment habe ich die Revision 1.11.1.10
Diese wird immer automatisch bei jeder Build (Bild)Erzeugung ersetzt.

Auf eine Rückmeldung würde ich mich freuen
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.