VHDL Unterschied = und ?=

Gast #4146919
Lesenswert?
• ▲
▼
Danke für das RefManual. Werd ich mir dann mal anschauen :)
Und schön das sogar eine katholische Universität aus USA sowas zum 
Download anbietet^^ Ich dachte die sagen, dass das eh Teufelszeug ist
(Firma: www.dossmatik.de) #4147963
Lesenswert?
• ▲
▼
ffff schrieb:
> und was hilft mir das dann bei z.B. größer und kleiner Werten. Oder wird
> don't care (lapidar ausgedrückt), dann immer der Verlierer sein?
>
> Also
>
> '-' ?<= '1' ist true
> '_' ?>= '0' ist false?

Ich lese das Ergebnis ist vom gleichen Typ. Mit welchem Konstrukt wird 
er über geben?

Hat jemand eine vollständig Zeile als Beispiel?

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.