Hallo,
ich baue derzeit einen Verstärker, der am Ausgang ein Dämpfungsglied hat
das über einen Poti verstellt wird. Um das Signal abzudämpfen möchte ich
JFETs verwenden. Nun hab ich das Problem, dass ich das
Großsignalverhalten des JFETs nicht simulieren kann, bzw. die Simulation
mit der Realität nicht übereinstimmt. Ich habe zum Teil eine Amplitude
von bis zu 3V und der JFET dient als Längswiderstand der varriert werden
kann.
Ich möchte das ganze mit LT-Spice simulieren. Ist es überhaupt möglich
das Großsignal mit der Transientenanalyse zu simulieren? Wo liegt mein
Fehler?
Danke für eure Hilfe
Maria
Mari. a schrieb:> Wo liegt mein Fehler?
Zuviel Information ;)
Häng einen Screenshot deiner Schaltung als png und für Simulanten die
asc-Datei an. Darin sollte auch der verwendete Transistor einen Namen
haben.
> Ich möchte das ganze mit LT-Spice simulieren. Ist es überhaupt möglich
das Großsignal mit der Transientenanalyse zu simulieren? Wo liegt mein
Fehler?
Genau dazu ist doch SPICE entwickelt worden.
SPICE kann ja nichts dafür, daß Jfets und Mosfets so lausige
Spezifikationen haben. Beispiel Schwellspannung Vt=-3V bis -6V, Idss=
5mA bis 15mA.
Du mußt deine Jfets vorher vermessen und dann dein Jfet-Modell anpassen
damit die Simulation mit der Realität übereinstimmt, wenn deine
Schaltung empfindlich auf diese Parameter ist. Das Ziel ist es eine
Schaltung zu entwerfen die unempfindlich gegenüber diesen Toleranzen
ist.
Hi,
schon mal vielen Dank für eure zahlreichen Antworten. Tut mir leid, dass
ich euch erst jetzt zurück schreibe, aber ich war mit der Hochzeit
meiner Cousine stark eingebunden.
Ich weiß, dass meine JFETs etwas übersteuert sind. (Das höre ich an
meinem verzerrten Ausgangston und sehe ich am Oszilloskop). Ich würde
das ganze aber eben auch gern in der Simulation sehen.
Ich hab euch mal meine Simulation angehängt. Vielleicht könnt ihr mir
helfen und sagen warum bei meiner Simulation alles "schön" ist. Ich kann
ehrlich gesagt mit den Spice-Parametern noch nicht soviel anfangen.
Welche jetzt für welches Verhalten verantwortlich sind.
Vielen Dank schon mal und liebe Grüße,
Maria
Hi,
ich habe einen Signalgenerator mit 50 Ohm Ausgangsimpedanz und das Oszi
auf 50 Ohm Abschluss eingestellt. Da ich im Moment probiere, dass
Simulation und Realität sich "gleich" Verhalten, habe ich nun die 50 Ohm
auch mit simuliert.
Aber ich glaube du hast recht mit der Annahme, dass der Parameter Vt bei
meinem Modell nicht passen könnte. Wie kann ich diesen Parameter denn
sinnvoll bestimmen?
Um die Distortion jetzt zu reduzieren müsste ich also einen anderen FET
nehmen mit einer (betragsmäßig) höheren Threshold-Spannung. Sehe ich das
richtig?
Habt ihr mir da vielleicht noch einen Tipp? Es ist ja leider nicht mehr
so ganz einfach JFETs zu bekommen (da viele Typen nicht mehr produziert
werden).
Schon mal Danke für eure Hilfe!
Woran könnte das liegen, dass mein Signal nicht nur einen komischen
Nulldurchgang hat, sondern der sinus schief ist? So bisschen wie wenn ne
Welle vom Wind getrieben wird.
Mari.a schrieb:> Woran könnte das liegen, dass mein Signal nicht nur einen komischen> Nulldurchgang hat, sondern der sinus schief ist? So bisschen wie wenn ne> Welle vom Wind getrieben wird.
Die Hälfte des Eingangssignals addiert sich zur Gate-Source
Steuerspannung. Dadurch haben positve Eingangssignale ein negativeres
Vgs als negative Eingangssignale und damit ist Rds abghängig von der
Signalspannung. Diesen Effekt kann man durch kleine Eingangsspannungen
reduzieren.
Hast Du mal versucht, die source statt auf "out" direkt auf Masse zu
legen?
Nun ist "out" = "in", und die angeschlossene Impedanz sollte dann
hochohmig sein. So jedenfalls kenne ich das.
Mark Space schrieb:> Hast Du mal versucht, die source statt auf "out" direkt auf Masse zu> legen?> Nun ist "out" = "in", und die angeschlossene Impedanz sollte dann> hochohmig sein. So jedenfalls kenne ich das.
Das sieht schon mal deutlich besser/gut aus mit deinem vorgeschlagenen
Shuntregler.
Hi,
an sich eine gute Idee. Allerdings habe ich dann bei einer niederohmigen
Last eine sehr hohe Dämpfung des Signals. Und wenn ich R1 kleiner mache
fließt mir zuviel Strom.
Aus diesem Gründ würde ich schon lieber den JFET als Serienelement
einsetzen.
Heute Abend hab ich beim messen festgestellt, dass die positive Flanke
beim JFET abgeschnitten wird (aber nur die Positive). Die Negative sieht
gut aus. Woran könnte das liegen?
> Heute Abend hab ich beim messen festgestellt, dass die positive Flanke
beim JFET abgeschnitten wird (aber nur die Positive). Die Negative sieht
gut aus.
Je positver die Eingangsspannung wird, um so negativer wird Ugs. Damit
wird der Fet immer hochohmiger bis er sogar ganz abschaltet.
