ATmega44 Idle + ADC Problem

[Stefan (Gast)]

Hallo,

ich habe ein Problem mit dem Idle Mode des mega44. Und habe ich eine 
AD-Wandlung die vom OCR0A getriggert werden soll, was soweit auch super 
funktioniert.
Vom Start des Timer bis OCR0A soll der uC aber schlafen. Im Datenblatt 
steht dazu leider If the ADC is enabled, a conversion starts 
automatically when this mode [IDLE] is entered. Und genau so verhält 
sich der ADC leider auch.

Gibt es irgend eine Lösung für das Problem, mir fällt nichts ein, ausser 
den AVR laufen und Strom fressen zu lassen?

[Michael K. (aemkai)]

Ich sehe folgende Möglichkeiten:
1) Du verwirfst die Messung einfach
2) Du disablest den ADC bevor du in den IDLE gehst und startest den ADC 
dann manuell vom Timer gesteuert (also nicht den Automode, sondern ADSC 
vom Timerinterrupt gesteuert setzen), dann braucht aber der erste 
ADC-Durchlauf mehr Takte (25 statt 13)

P.S: Meinst du den ATmega48 oder den 644? Einen 44er gibts m.W.n. nicht

[Stefan (Gast)]

Sorry, der 48 natürlich, war wohl bisal zu spät...

zu 1) Die Conversion dauert länger als der OCR0A, insofern verpasse ich 
dann den Trigger.

zu 2) Leider ist der Start der Conversion Zeitkritisch, deshalb auch der 
Timer. Daher würde ein kompletter ADC Start mit verwerfen der ersten 
Messung nicht wirklich hin hauen.

Ich glaube ich lass ihn einfach nach und schicke ihn in der OCR0A ISR in 
den Idle.

[Michael K. (aemkai)]

Stefan schrieb:
> zu 1) Die Conversion dauert länger als der OCR0A, insofern verpasse ich
> dann den Trigger.
Sorry, versteh ich nicht? D.h., du legst den µC für 13 Takte schlafen?
>
> zu 2) Leider ist der Start der Conversion Zeitkritisch,
so wie ich das lese ist die ADC-Steuerung wirklich nur timergesteuert 
und nicht irgendwie noch ereignisbasiert ... damit könntest du evtl. den 
Timer anpassen und OCR0A um die entsprechende Taktzahl (*Prescaler) 
verringern ...
Wenn du den ADC nach der ersten Wandlung per RDY-Interrupt gleich neu 
startest sollte damit auch ein reproduzierbares Zeitverhalten 
rauskommen.