LPC1769 Regaining Debug Access

OP (Firma: Serify) #4323044
Lesenswert?

Hi ! Bei dem Versuch etwas auf ein LPC1769 Board zu flashen bekomme ich 
folgende Fehlermeldung :

LPC Ef(34) Timed-out initializing flash

Problembehandlung, die ich über Google gefunden habe :

"For most parts, there is a single ISP pin. The procedure is then to GND 
the ISP pin, assert RST, then remove the GND to ISP pin. Once in the ISP 
bootloader, the target clock configuration is stable, and the debug pins 
are in their default state - you should be able to start a debug 
connection." [1]

Der ISP Pin auf meinem Board befindet sich bei P2.10. In der Nähe 
befindet sich auch ein GRND Pin (Pinlayout Seite 7 [2])

Ich kenne mich nicht besonders gut aus, deshalb kann ich nicht so viel 
mit der obigen Beschreibung anfangen. Vermutungen zu den Fragen, die ich 
habe, sind dahinter durch das -> Symbol gekennzeichnet :

1) Was ist ein ISP Pin ?

2) Was meinen die mit "GND the ISP pin" ?
-> ISP Pin über ein Draht mit GND verbinden ?

3) Was genau ist mit "assert RST gemeint" ?
-> RST = Reset -> Reset Pin (keinen gefunden) auf High setzten ?

4) Wie setzte ich einen Pin auf High ?

Thanks in Advance ! :-)

[1] 
[[https://www.lpcware.com/content/faq/lpcxpresso/regaining-debug-access]]

[2][[http://www.embeddedartists.com/sites/default/files/docs/schematics/LPCXpressoLPC1769revB.pdf]]
#4323156
Lesenswert?

UM10360.pdf, Kapitel 32 und 33 gelesen? Wenn nein, dann unbedingt 
nachholen.

Wenn man an den Reset Pin nicht rankommt würde auch Power-on-Reset 
helfen,
d.h. man zieht P2.10 nach Masse beim Einschalten der Versorgung.

Aber wenn Du ein Standard Cortex M Debug Interface drauf hast ist da 
auch RESET dabei.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren