VHDL,LED,Altium

Gast #4325317
Lesenswert?
• ▲
▼
Hallo,

ich beschäftige mich im Moment mit dem Altium- Designer und dem 
dazugehörigen Board "NanoBoard-NB1". Die Beispiele von Altium 
funktionieren einwandfrei. Jetzt habe ich ein eigenes Projekt erstellt 
welches aus einer Schematik besteht. Dabei wird ein "Sheet Symbol" von 
mir in VHDL beschrieben.

Das Sheet Symbol hat die Eingänge: Clk; und den Ausgang LED[0...8].

Das Symbol soll alle LED's, zum blinken bringen.

Ich habe so weit keine Fehler ich kann sogar den FPGA beschreiben.
PFGA erfolgreich beschrieben "Synthesize" erfolgreich aber keine LED 
blinkt.

Ich denke es hängt am VHDL-Code.

Es gibt nur diese 8-Way LED, welche über einen Bus angeschlossen ist.

Der aktuelle Code ist:

------------------------------------------------------------------------ 
--------
-- SubModule LED_ansteuern
-- Created   20.10.2015 13:32:27
------------------------------------------------------------------------ 
--------
Library IEEE;
Use IEEE.Std_Logic_1164.all;
Use ieee.std_logic_unsigned.all;

entity LED_ansteuern is port
   (
   LED_Ausgang      : out   std_logic_vector(7 downto 0):="01010101";
   CLK              : in    std_logic
   );
end LED_ansteuern;
------------------------------------------------------------------------ 
--------

------------------------------------------------------------------------ 
--------
architecture Structure of LED_ansteuern is


-- Component Declarations

-- Signal Declarations
signal Signal_LED_0:std_logic;

begin

         process(clk)

         begin


         if clk'event and clk='1'  then
         Signal_LED_0 <= not Signal_LED_0;
--         else
--         LED_Ausgang<="10000000";

         end if;
         end process;

LED_Ausgang(1)<=Signal_LED_0;
end Structure;


Kann mir jemand sagen wie ich einen VHDL Code bekomme bei dem die 
LED('s) blinken / leuchten.
Gast #4326130
Lesenswert?
• ▲
▼
Fpga K. schrieb:
> Die LED blinkt doch  ... aber wahrscheinlich schneller als du
> schauen
> kannst.
>
> Tipp: Schau mal wie man Frequenzteiler in VHDL baut:
> Beitrag "Frequency divider Ausgang als Clock"
> http://electronics.stackexchange.com/questions/614...
> MfG,

aber aufpassen. Mit manuellem Vorteiler funktioniert noch für ein 
kleines Beispiel, bei größeren Systemen wird das schnell "gefährlich". 
Und vor allem: Dann im gesamten System nur diese eine generierte Clock 
benutzen!

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.