Hallo Leute, ich suche die Möglichkeit in Eagle zu kennzeichnen, dasss einige (nicht alle) Vias auf einer Leiterplatte "gepluggt" (nach dem Plugging-Verfahren verfüllt wurden) sind. Was ich bisher erreicht habe, ist dass ich diese Vias leicht kleiner gemacht habe, als die anderen, und hier auch die Stop-Lack-Grenze gesetzt habe. Dadurch geht der Stoplack an diesen Stellen auch über die Vias. Jedoch, wie vermittle ich meinem Leiterplattenhersteller (PCB-Pool), welche Vias gepluggt werden und welche nicht. Danke für eure Tipps.
Normalerweise schickt man noch ein Gerber file mit in dem Nur die Referenzmarker, der Boardumriss und die Vias sind, die gefüllt werden sollen.
Gast
#4348450
Fabian F. schrieb: > Normalerweise schickt man noch ein Gerber file mit in dem Nur die > Referenzmarker, der Boardumriss und die Vias sind, die gefüllt werden > sollen. Und vor allem schickt man eine verständliche Beschreibung mit, oder man redet sogar mit den Leuten (zusätzlich zur Beschreibung). Schliesslich müssen sie ja überhaupt erst mal wissen, dass gepluggt werden soll und wie und womit. Prinzipiell sollte ein Datenpaket für die Fertigung alles notwendige enthalten, und zwar für jeden LP-Hersteller auf dem Planeten verständlich (Englisch). Georg