Zuverlässigkeit der Thermischen Analyse unter Vivado

Du meinst, dass er eine nicht "constrainte" Leitung überschätzt? Das 
könnte natürlich sein. Beim ISE gab es für die Eingänge irgendeine 
toggle rate vorzugeben. Das habe ich beim Vivado noch nicht gefunden. 
Mich wunderte aber, daß es gleich ohne irgendwelche weiteren Vorgaben 
eine Verlustleistung ausgerechnet haben will zumal die sehr weit weg von 
sinnvoll liegt.

Wie verhält es sich mit der Zuverlässigkeit der Strom- und 
Wärmeabschätzung in Xilinx FPGAs mit der Vivado-Synthese? Von der ISE 
habe ich mir mitgenommen, dass das nicht, bzw nicht zuverlässig 
funktioniert. Ich möchte/muss aber für ein aktuelles Projekt etwas 
liefern.

Es geht um die Implementierung eines Softcores in einen Artix7. Die 
ersten Versuche ohne den Core, also nur mit dem Interface zum Prozessor, 
etwas Peripherie und dem Rechen-Core mit einigen Optimierungen von 
Messdaten, zeigen ein ernüchterndes Ergebnis:

Der FPGA ist zu einem Drittel belegt, der Softcore wird das auf 50% ... 
60% treiben und schon jetzt zeigen sich verrückte Werte für den Strom: 
Angeblich wird der FPGA bis zu 150° heiss (rote Werte im Fenster). Bei 
anderen Synthesen von Teilmodulen wird so gut wie gar kein Strom 
ausgerechnet und es läuft auf Zimmertemperatur + 2,5° hinaus, was auch 
irgendwie nicht stimmen kann.

Wer hat Erfahrungen mit der Methodik der Wärmeabschätzung?

Der FPGA wird als Ersatz für eine überlastete µC mit Digitalem PLD 
verwendet und soll nach Möglichkeit nicht wesentlich mehr Strom 
verbraten.

Die Ergebnisse der Simulation und Berechnung sind maßgeblich dafür, ob 
die Platine so umgebaut wird. Was tun?

Christian R. schrieb:
> Hast du denn die Constraints richtig gesetzt?

Diese hohen Zahlen hatte ich auch mal. Das lag daran, dass ich noch 
keine Taktrate definiert hatte. Der Vivado interne Ersatzwert war 
utopisch hoch (mehr als 1 GHz, glaub ich), was dann zu diesen hohen 
Werten führte.

Bertram schrieb:

> Wer hat Erfahrungen mit der Methodik der Wärmeabschätzung?
In der regel wird das nich mit dem Tool gemacht, sondern auf 
Erfahrungswerte zum Vorgängerdesign zugegriefen. Dann schaut man sich 
noch die thermischen Widerstände der verschiedenen Gehäuse an, sieht 
prophylaktisch einen Kühlkörper vor und sagt dem Layouter er soll den 
FPGA thermisch gut anschlussen (Masselagen, viel Kupfer).
Erfahrungswerte kann man sich auch mit simplen Testdesigns selbst 
beschaffen.

Beitrag "Frage zur maximalen Auslastung eines FPGA"

Der Vollständigkeit halber: Es gibt den Xilinx Power Estimator, bei 
welchem man die Bedingungen (Chipauslastung, Toggle-Rate, 
Umgebungstemperatur usw.) relativ feingranular einstellen kann. Vivado 
nimmt da ohne weitere constraints erstmal Standardwerte. Der XPE ist ein 
Excel-Sheet, mit dem man bißchen rumspielen kann, so dass man relativ 
schnell merkt, was wieviel Einfluss hat.
Allerdings Achtung: Es werden keine deutschen Trennzeichen unterstützt 
und das Umstellen in Excel lokal half auch nicht; nur das Umstellen in 
den globalen Windows-Einstellungen wirkte bei mir (. und , tauschen).

https://www.xilinx.com/products/technology/power/xpe.html

https://www.xilinx.com/support/answers/69579.html

Hallo, danke, das werde ich probieren!