Hallo zusammen, weiß wer wie man die Vias auf Top pluggen kann in Altium? Eine entsprechende Option kann ich hier nicht finden... Danke, M.
Es gibt bei Altium Designer derzeit keine explizite Möglichkeit, das Plugging von Vias kenntlich zu machen. Üblicherweise geht man so vor, dass man einen ansonsten nicht verwendeten Lochdurchmesser verwendet und im Auftragstext an den Leiterplattenhersteller darauf hinweist, dass alle Vias mit diesem Durchmesser geplugged werden sollen. Vorzugsweise platziert man diesen Hinweistext auch noch im Layout selbst, d.h. auf einem separaten Mechanical Layer für entsprechende Texte. Die Erfahrung zeigt nämlich leider, dass nur im Auftragstext befindliche Informationen manchmal zwischen dem Vertrieb, der Auftragsbearbeitung und dem CAM-Bearbeiter abhandenkommen, insbesondere wenn diese nicht der Sprache mächtig sind, in der der Text verfasst ist. Bei Hinweisen im Layout selbst muss der CAM-Bearbeiter ggf. noch einmal nachfragen.
Hallo Andreas, ok...sehr schade, dachte das Thema wäre mittlerweile irgendwie gelöst. Aber danke! Andere Frage - angeblich kann man mit Altium 15.1 mittelweile Polygon Pours auf die Board Shapes zuschneiden lassen. Ist da was dran und wenn ja, wie? Ansonsten muss ich weiter suchen :-) Grüße, M.
Marten M. schrieb: > Andere Frage - angeblich kann man mit Altium 15.1 mittelweile Polygon > Pours auf die Board Shapes zuschneiden lassen. Ist da was dran und wenn > ja, wie? Ansonsten muss ich weiter suchen :-) Es wäre eine schlechte Vorgehensweise, direkt den Board Shape als äußere Begrenzung zu verwenden, denn damit würde man sich auch der Möglichkeit berauben, Polygone oder andere Füllflächen über den Rand der Leiterplatte hinausragen zu lassen, z.B. für Lagentreppen oder kantenmetallisierte Leiterplatten. Deswegen definiert man eine entsprechende äußere Kontur auf dem Keep-Out-Layer. Beim Definieren der Leiterplattenkontur sollte man diese am Besten auf einem Mechanical Layer anlegen und anschließend mit "Define from selected objects" daraus die Leiterplattenkontur erzeugen. Ebenso kann man dann auch die Kontur auf den Keep-Out-Layer kopieren.
Gast
#4572315
Andreas S. schrieb: > denn damit würde man sich auch der Möglichkeit > berauben, Polygone oder andere Füllflächen über den Rand der > Leiterplatte hinausragen zu lassen Und auch das umgekehrte gilt: in aller Regel sollte die Fläche nicht bis zum Rand der LP reichen, dafür gibt es zahlreiche Gründe, angefangen mit Kurzschlüssen beim Einschieben in Metallführungen. Georg
Es hindert einen aber niemand daran, eine entsprechende Clearence Rule zu erstellen. diese könnte z.B. so aussehen: Erstes Object Full Query: OnLayer(Mechanical2) Secound Object: All Constraints: Any Net Minimum clearance z.B. 0.3mm Wenn du nun noch in allen Polygonen "Remove dead copper" aktiviert hast sollte er automatisch 0,3mm Rand einhalten zur Kontur. Dies gilt dann für alles, nicht nur Polygone.
Christian B. schrieb: > OnLayer(Mechanical2) > Secound Object: All Hi Christian B, ich glaube Du hast Dich verschrieben, denn soweit ich weiß ist ein elektrischer Clearance Check auf einer Mech Lage nicht möglich. Ich denke Du meintest -> OnLayer(Keep-Out Layer). Gruß Taz
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.