Gast
#4580879
Hallo, ich arbeite gerade an einem Ethernet-Switch auf FPGA-Basis und habe ein allgemeines Verständnisproblem bei der Unterstützung von 10M und 100Mbit/s Übertragung (prinzipiell würde dies dann auch für 1000 Mbit/s auch gelten). Wenn ich einen 1-auf-2 Switch designe, handeln ja die PHYs die Datenrate aus. Nun könnte ein 10M auf der einen Seite und ein 100M Netz auf der anderen Seite angeschlossen sein und die PHYs handeln ihre Verbindungen nach 100M und 10M ebenso demnach aus. Wie vermeide ich nun, dass der 100M Link einen Durchsatz von 100 Mbit/s in den 10M Link drückt? Muss ich etwas unternehmen? oder handelt eine übergeordnete Flow-Control die gesamte Strecke automatisch auf 10M aus?