|
Anzeige
|
Timing Warnungen, was dagegen tun?
Gast
#4592256
Hallo, Ich nutze Vivado 2015.4 und bekomme bei meinem Code verschiedene Timing-Warnungen Z.b. zu lange Setup-Zeiten. Schön zu wissen, dass es sie gibt, doch wass kann man dagegen tun? Im Speziellen habe ich einen 100MHZ Systemtakt, daraus werden per PLL 200MHz erzeugt. Darin vestehen dann diverse Verletzungen. Grüße Matze Naja bei 200 MHz muss man schon sehr sauber und synchron die Hardware beschreiben. Das ist nicht mal eben so gemacht. Auch mehr als 2 Logikstufen zwischen zwei FlipFlops werden dann kritisch. Was genau meckert er denn z.B. an? Wieviele Stufen sind zwischen den FF?
Gast
#4592505
Im ersten Versuch schauen ob bei Synthese und Implementierung die Optimierungssrategie "Timing" anschaltet ist und ob auch möglichst hohe Optimierungslevel (-xe Extra effeort war mal der höchste) angeschaltet. Aber natüprlich sollte man vor der Opptimierung schaun ob die Verletzung wirklich relevant sind. Oft gibt es stellen die eh asynchron sind und die man trotz der nicht vermeidbaren timingverletzungen sauber ins design bekommt (sync-FF-chain) Das tool zum nachschaun wo es bei den Timings klemmt ist der Timing_analyzer oder auch als STA - statische Timing Analyse bezeichnet. Der wird über die Timing - constraints parametrisiert. also schau mal da nach. auch ein gutes Stichwort ist "Timing closure" http://www.xilinx.com/video/hardware/vivado-timing-closure-physical-optimization.html http://www.eetimes.com/document.asp?doc_id=1274725 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_2/ug612.pdf
Gast
#4594922
Christian R. schrieb: > Naja bei 200 MHz muss man schon sehr sauber und synchron die Hardware > beschreiben. Was ist es denn für ein Chip? Andreas F. schrieb: > Christian R. schrieb: >> Naja bei 200 MHz muss man schon sehr sauber und synchron die Hardware >> beschreiben. > > Was ist es denn für ein Chip? Wenn es Vivado ist, muss es mindestens ein Artix sein und da sind 200Mhz gut machbar. Antwort schreiben |
Anzeige
|
