Gast
#4653623
Hi, ich habe arge Probleme mit dem LDO TLV70133DBVT von TI. Datenblatt: http://www.ti.com/lit/ds/symlink/tlv701.pdf Die wichtigsten Elemente im Schaltplan sowie das Layout (Top und Bottom) um den LDO herum befinden sich im Anhang. Um weitere Fragen direkt zu beantworten: Die Leiterplatte ist momenten NUR mit der DC Buchse (J1), dem LDO (VR1) inkl. Eingangs- und Ausgangskondensator (C1 & C2) bestückt. Alle weiteren Elemente sind bis dato nicht verlötet, und der Eingang vom LDO sieht direkt die 5V von der DC Buchse. Eine Last am LDO ist NICHT angeschlossen, dh er arbeitet im Leerlauf. Folgendes Problem: Am Ausgang des LDOs messe ich ca. 4.7V bei einer Eingangsspannung von 5.1V. Eine Vergrößerung des Ausgangskondensators auf 4.7uF bringt keine Verbesserung. Sieht jemand auf Anhieb, woran das liegen kann? Leider habe ich im Nachhinein gesehen, dass TI ein Layout vorschlägt. Deshalb habe ich nun bedenken, dass ggf. die Missachtung des vorgeschlagenen Layouts das Problem sein könnte. Oder liegt es daran, dass keine Last angeschlossen ist? Das würde allerdings den Angaben im Datenblatt widersprechen. Ich bin ein wenig ratlos, und bitte daher um Hilfe. Vielen Dank. Gruß, Alex


