iCEcibe2 / Synthese Tools

Bei kleinen Projekten erzeugt die LSE meist bessere Syntheseresultate, 
also weniger LUTs und damit höhere Maximalfrequenz.
Auch läuft die Synthese viel schneller durch.
Dafür ist sie etwas unausgereift was Fehlermeldungen und Vollständigkeit 
des Sprachumfangs betrifft. Manchmal funktioniert das Bitfile einfach 
nicht, während der gleiche Quellcode mit Synplify übersetzt 
funktioniert.

Bei grösseren Projekten ist der Output von Synplify eher besser.
Ich schalte oft hin und her um die Ergebnisse zu vergleichen und die 
unterschiedlichen Fehlermeldungen von beiden zu erhalten.

Diese Erkenntnisse beziehen sich auf Verilog, denke aber dass es bei 
VHDL ähnlich sein wird.

Andi

Es gibt übrigend noch eine dritte Synthesesoftware für die ICE40 FPGAs:
Yosys. Ein Opensource Synthesizer von Clifford Wolf und Teil der 
OpenSource Toolchain Icestorm.

Hier findest du eine Gegenüberstellung der Syntheseresultate aller drei 
für einen Risc-V Softcore:
https://github.com/cliffordwolf/picorv32/tree/master/scripts/yosys-cmp

Interessant wie die gleiche Hardwarebeschreibung in ziemlich 
unterschiedliche Primitives übersetzt wird.