Gast
#4910263
Hallo, ich habe hier ein PCB-Projekt, wo ich teilweise eine Clearance von 4mm einhalten muss. Ich habe dazu eine Netzklasse (HochSpannung) erzeugt und eine entsprechende Clearance-Regel geschrieben. (sh. clearance.png). Das klappt grundsätzlich auch. Probleme machen mir allerdings einige Pins, die mit keinem Netz verbunden sind. Das sieht man im Screenshot (Routing.png): Die Pins 1,5 und 8 vom Dip sind NC und haben einen entsprechenden Clearencebereich. Ich muss mit dem Track an Pin 6. Wie man an den Einstellungen der Rule sehen kann, habe ich schon etwas mit den Parametern rumgespielt. Eigendlich sollte zumindestens die Option "ignore pad to pad..." funktionieren. Hat aber nicht geholfen. Ich könnte jetzt eventuell im Schematic Symbol die 3 Pins reinholen und mit einem entsprechendem Signal verbinden (z.Zt. sind die Pins "hidden"). Das möchte ich aber nach Möglichkeit vermeiden. Kennt jemand einen Lösungsansatz? Vielen Dank, Markus


