Terminierung und Length Matching

Gast #4919963 
Hallo zusammen,
ich habe hier schon einige Berichte zur Terminierung und Length Matching 
gelesen, aber keiner passt so recht auf meine Frage.
Ich habe ein Dreipunktnetz bestehend aus einem µC, SRAM und einem Flash 
Baustein (siehe auch Bild).
Der Bus soll mit bis zu 180MHz getaktet werden, die rise und fall Time 
ist dabei 2,5ns. Die Leitungslänge beträgt ca. 140mm. In einer 
Application Note des SRAM Herstellers habe ich eine Angabe gefunden für 
das Length Matching dort ist die rede von +/- 10mm .
Die beiden Widerstände vom µC zum SRAM und zum Flash sollen Punkt zu 
Punkt Terminierungen sein mit jeweils 33 Ohm.
Frage: Wie Terminiert man ein solches Dreipunktnetz? Bitte mit 
Begründung.
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Gast 
Zinnhardt schrieb:
> Frage: Wie Terminiert man ein solches Dreipunktnetz? Bitte mit
> Begründung.

Am besten baut man so ein Netz garnicht erst auf - was spricht denn für 
2 Clk-Leitungen vom Clk-Ausgang zu den Speichern?

Clk-Management ist bei hohen Frequenzen Routine, auch mit viel mehr als 
2 Leitungen, es gibt auch ICs dafür. Die Clk-Leitungen müssen auch nicht 
gleich sein, sie müssen nur die gleiche Laufzeit haben. Es kann ohne 
weiteres eine als Quasikoax und die andere als Differential Pair verlegt 
werden, ist bloss eine Rechenaufgabe.

Für Transmission Lines mit Abzweigungen gibt es keine befriedigenden 
Lösungen. Das liegt an der bösen Physik.

Georg
Antwort Zitieren Bearbeiten Löschen Melden Danke
Gast 
Ich glaube ich habe mich etwas unklar ausgedrückt.
Mir geht es bei meiner Frage um die Terminierung des Daten/ Adressbusses 
als Dreipunktnetz.Wie legt man die Terminierung aus.

Michael
Antwort Zitieren Bearbeiten Löschen Melden Danke 
Du kannst eine Serienterminierung zwischen 22 und 33 Ohm möglichst nah 
am Master vorsehen, um die Flanken etwas zu glätten. Das Ende der 
Leitung kannst wie bei DDR3 mit einem 50 Ohm Widerstand auf die halbe 
Versorgungsspannung legen. Der Regler, der die Termierungsspannung 
erzeugt muß extra dafür ausgelegt sein, also Sourcen und Sinken können.
Deine Leiterbahnen sollten dann aber auch eine Impedanz von 50 Ohm 
haben!

Hast du eine Fly-By-Topology, wo die Leiterbahnen erst zu einem 
Speicherchip gehen und von da aus zum nächsten, dann terminierst du 
hinter dem letzten Chip.

Haben deine Leiterbahnen eine T-Struktur, dh., das sie sich ab einem 
bestimmten Punkt aufsplitten und von dort aus zu den beiden Chips 
verlaufen, dann terminierst du hinter beiden Chips.
Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 9 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.