Gast
#5051250
Hallo, Ich arbeite auf einer Xilinx Zynq zc706 ähnlichen Platform. Was ich vorhabe ist, ein BIN(FPGA Bit-File) und Elf- File über TFTP-Sever zu laden. Das funktioniert soweit. Ich habe das Gefühl, dass das konvertierte Bin-File den FPGA nicht richtig beschreibt, weil das Format anscheinend nicht passt, da der FPGA an andere Stelle nicht zu sehen ist. Auf der Seite: http://www.wiki.xilinx.com/Zynq-7000+AP+SoC+Boot+-+Programmable+Logic+Configuration+via+Ethernet+Tech+Tip wird folgender Befehl verwendet:
1 | |
Diesen gibt es aber nicht in der Vivado Version 2016.02. In Doku habe ich einen Hinweis gefunden, dass der Befehl "progmen" durch den Befehl "write_cfgmem" ersetzt wurde. Unter Vivado: Tools->Generate Memory Configuration File gibt es einen Dialog der "write_cfgmem" aufruft. Ich habe damit experimentier, jedoch ohne Erfolgt. Hat jemand eine Ahnung wie die äquivalente Konvertierung zum "progmen" Befehl aussieht bzw worauf man noch achten könnte? Gruß Andre