Hallo zusammen Ich habe dieses Wochenende mit VHDL angefangen und muss sagen, es gefällt mir! Ich habe aktuell zwei Counter erstellt. Diese möchte ich nun von aussen auslesen können. Was bietet sich hier am besten an? Ich dachte zuerst and serielles hinausschieben. Was meint ihr? meine beiden counter sind vom Typ:
1 | signal CounterA : std_logic_vector (11 downto 0) ; |
2 | signal CounterB : std_logic_vector (11 downto 0) ; |
Danke schonmal