Input rise and fall time = 0 ?

Nora D. schrieb:
> Kann es vorkommen, dass manchmal eine Flanke benötigt wird die sozusagen
> unendlich kurz ist?

Im Datenblatt steht, dass die Flankensteilheit der Eingangssignale 
zwischen 0 und 20 ns/V betragen darf.
Unendlich steile Flanken gibt es nur theoretisch. Praktisch scheitert 
das an der Induktivität der Signalleitung.

Was die Rise-Fall-Time angeht:

Die Tabelle ist überschrieben: "Operating Range", also 
"Betriebsbereich".

Der Eintrag bedeutet also das für das Eingangssignal ein Bereich von 0 
bis 100ns bzw. 0 bis 20ns zulässig ist. Das "zulässig" ergibt sich hier 
aus der Überschrift, die eben sagt, "wenn sich die folgenden Parameter 
in den angegeben Bereichen bewegen, funktioniert das IC wie 
beschrieben".

Die Null sticht heraus, aber warum eigentlich genau? Sie ist ja real gar 
nicht erreichbar. Die Deutung, dass die Zahl sich aus der 
"mathematischen Logik" ergibt, trifft hier zu. Der Chip kann mit 
inifitesimal geringen Anstiegs- und Abfallzeiten arbeiten. Zu jeder Zahl 
größer Null liesse sich also einen kleiner angeben, die dennoch grösser 
Null ist, mit der der Chip noch arbeitet.


Was die zweite Frage betrifft, scheint sie mir nicht ganz klar zu sein: 
Du einen weiteren was, der ansteigt? Ich denke mir, Du meinst ein 
zweites gleiches IC, und was da ansteigt ist ein Signal, aber woher 
kommt es und wie entsteht da eine zweite Flanke? Vielleicht mal 
Schaltplan zeigen.

Ei, ei, ei. Irgendwie ist heute noch der Wurm drin. Leider hat meine 
vorherige Antwort einige sachliche Mängel.

Soll sein:

Der Eintrag bedeutet also das für das Eingangssignal ein Bereich von 0
bis 100ns/V bzw. 0 bis 20ns/V zulässig ist. Das "zulässig" ergibt sich 
hier
aus der Überschrift, die eben sagt, "wenn sich die folgenden Parameter
in den angegeben Bereichen bewegen, funktioniert das IC wie
beschrieben".


Die nachfolgende Erklärung korrigiere ich hier nicht noch - nicht das 
ich noch zusätzliche Verwirrung stifte, heute. An sich sollte die 
Antwort soweit ausreichend sein, denke ich.


Ich bitte um Entschuldigung.

Nora D. schrieb:
> ich habe am CLK-EIngang des angehängten Bausteins einen
> weiteren, der bei fallender Flanke komischerweise manchmal 40ns danach
> nochmal ansteigt und nochmal 20ns später wieder fällt.

Wenn das der Ausgangspunkt deiner Frage ist, dann ist die Lösung kein 
RC-Glied. Das hat in digitalen Schaltungen nichts verloren und erst 
recht nicht in Taktleitungen!
Die Lösung besteht darin, heraus zu finden, warum da Spikes auftreten 
und das Design dann zu korrigieren.
Da wir aber weder die Schaltung noch den Aufbau/Layout kennen, kann dazu 
momentan wenig Hilfe kommen.

Nora D. schrieb:
> Nimmt man einen Komparator oder so, der steile Flanken erzeugt?

Klingt nach Schmitt-Trigger.

Hallo, im Anhang mal ein Bild von der Schaltung und dem Problem. 
Angedeutet habe ich, dass das Signal kurz wechselt, nachdem es 
ordnungsgemäß gefallen ist. Wie man sieht, passiert das ganze außerhalb 
der Propagation Delay.

Nora schrieb:
> Hallo, im Anhang mal ein Bild von der Schaltung und dem Problem.
> Angedeutet habe ich, dass das Signal kurz wechselt, nachdem es
> ordnungsgemäß gefallen ist.

Bei "komisch"? Eine mögliche Erklärung wäre, daß das Signal am Eingang 
des Flipflops keine saubere Flanke hat, weswegen das Flipflop einen 
prellenden Eingang sieht und dann das Prellen weiterleitet. In dem Fall 
wäre Entprellung der FF-Eingänge notwendig.

Das FF will schnelle Anstiegszeiten, das Eingangssignal prellt.

Wenn (!) die Folgefrequenz der Eingangspulse nicht dagegen
spricht, hilft hier, folgendes vor das FF zu schalten:

A) einen RC-Tiefpass mit passender Grenzfrequenz und
nachfolgendem Schmitttrigger

oder

B) einen µC mit programmierter Entprell-Routine


Ansonsten:
Betrachte 0...20 ns einfach als gerundeten Wert!
Dann sind 0,49 ns noch 0 ns und 20,49 ns noch 20 ns.

Nora schrieb:
> Angedeutet habe ich, dass das Signal kurz wechselt, nachdem es
> ordnungsgemäß gefallen ist.

Woran siehst du, dass das Signal so aussieht?
Falls es an Laufzeiten und Reflektionen in denem Aufbau liegt, ist dort 
ein Ansatzpunkt, falls es davor entsteht - ergründe warum.

Ein RC-Glied ist das allerletzte was man möchte und dann auch nur mit 
einem Schmitt-Trigger dahinter, damit das Signal wieder die 
Flankenkriterien erfüllt.

Nora schrieb:
> Hallo, im Anhang mal ein Bild von der Schaltung und dem Problem.

Das Problem liegt in den Signalen A und B. Die wechseln wohl fast (!) 
gleichzeitig.
Gatter an Takteingängen sind von Übel.

Nora D. schrieb:
> -aber sehe ich dann richtig dass es nichts mit dem Propagation Delay des
> XORs zu tun hat?

Ja. Es hat damit zu tun, dass die Eingangssignale vom EXOR nicht sauber 
sind und z.B durch Leitungsreflexionen mehrfach im Wechsel schalten.

Nora D. schrieb:
> Da fällt mir ein: Die Eingänge der XORs sind an Halbstufen gelegt, die
> zwischen 0 und 24Volt schalten können.

Was für Halbstufen? Was sind das für Ausgänge, die am EXOR liegen?
24V? Was sind das für Gatter?

Hast du mal ein Oszillogramm von den Signalen A und B?

Hallo, vielen Dank für eure Antworten. Leider habe ich Momentan keinen 
physischen Zugriff auf die Halbbrücken. Aber da das XOR sehr steile 
Flanken erwartet, bin ich mir ziemlich sicher, dass die Steilheit durch 
die runterskalierung von 24 auf 5 Volt nochmal abgenommen hat und 
außerhalb der Specs des XORs ist.

 Deshalb werde ich wohl hinter das XOR einen Schmitttrigger mit Tiefpass 
hängen. Den Tiefpass werde ich so dimensionieren, dass während der 
Flankendauer an den Eingängen des XORs das Signal noch nicht die 
Schaltschwellen des Triggers erreicht.

Ich denke das ist auch gerade wegen der oben angesprochen Problematik 
mit der komischen Logikausgang->Clockeingang -Lösung einfach sauberer.

Freundliche Grüße,

Nora Dar