Forum: FPGA, VHDL & Co. Quartus Symbolfiles Editieren


von T.U.Darmstadt (Gast)


Lesenswert?

Ich habe einen seltsamen Effekt: Ich bearbeite ein Quartus Verilog 
Design, das einigen Fremd-Code integriert hat, der mit Block-Symbolen 
erstellt wurde. Die Schaltung stammt von einem Zulieferer.

Ich habe die Schaltung soweit am Laufen, stelle aber fest, dass sich 
manche Symbolfiles nicht editieren lassen. Beim Aufruf des Editors geht 
was schief. Komisch ist, dass dies auch mit einigen von mir erstellen 
Symbolen passiert, welche Ich schon hinzugefügt hatte.

Hätte vielleicht ein Forenmember eine Idee, woran das liegen könnte?

Ich muss das jedesmal löschen und neu erstellen.

von Weltbester FPGA-Pongo (Gast)


Lesenswert?

Gleiche Softwareversion?

Liegt das file auf einem Serverlaufwerk?

von T.U.Darmstadt (Gast)


Lesenswert?

Ja, es passiert innerhalb derselben SW-Version. Es ist also kein update 
Problem, wobei es dann auch öfters Probleme gibt.

Gearbeitet wird auf einer lokalen aus Subversion ausgecheckten Kopie des 
Repositories. Ein Serverproblem kann es also auch nicht sein.

Irgendwie sind die Symbole gelogged. Ich habe die Windowsrechte im 
Verdacht. Altera hat dazu keine Idee.

von Markus F. (mfro)


Lesenswert?

Thomas U. schrieb:
> dass sich
> manche Symbolfiles nicht editieren lassen. Beim Aufruf des Editors geht
> was schief.

wie äussert sich das?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.