Aufgaben I²C Schnittstelle

Berechnen sie die Rise Time mit ein Widerstand von x kohm die ein C von 
100 pF laden soll. Die I2C 400 kHz braucht eine bestimmte Zeit um jeden 
SDA / SCL level richtig zu lesen. Vb : minimal 66% von 5V ist notwendig 
für eine "1" level zu lesen.  Wielange dauert es um mit eine bestimmt R 
diese Spannung zu erreichen ? Wielange hast I2C notig ?

Der Kondensator lädt sich in der Zeit T auf 63% auf, bzw. entlädt auf 
37% (100-63). Diese Schwellwerte liegen ziemlich nahe an den High/Low 
Schwellen typischer CMOS IC*s. T = R*C. Wenn man das umstellt kommt man 
auf:

R = 1/400.000/100pF = 25k Ohm

Mit größeren Werten funktioniert es sicher NICHT. Damit es sicher 
funktioniert, würde ich mindestens auf 1/4 davon runter gehen, also auf 
6,5k Ohm.

> Pullup ausrechnen, dass er in max. 1µs die 100pF
> aus der Angabe auf 70% von 5V auflädt.

Damit erreicht man aber zwangsläufig weniger als 100kHz Taktfrequenz. 
Wir wollen 400kHz erreichen, deswegen sind die 1µs in diesem Fall 
irrelevant.

Wahrscheinlich geht es eher um die Rise-Time, die der I2C-Standard für 
Fast-Mode vorgibt. Die kann mit den Infos aus dem Datenblatt eines 
Bausteins übereinstimmen, das muss aber nicht sein.
Ein Chip könnte den Standard z. B. übererfüllen. Wenn man seine 
Rise-Time dann dahingehend auslegt, funktionieren vielleicht andere 
Chips, die den Standard gerade so erfüllen, nicht mehr.

Kapitel 7.1 "Pull-up resistor sizing"
von NXP "I2C-bus specification and user manual
" durchlesen.

Irgendwie liegt mir an, nach 5* Tau(Zeitkonstante R*C) ist ein 
Kondensator praktisch umgeladen.

https://de.wikipedia.org/wiki/Zeitkonstante

Der Rest ist Rechenknecht (kommt bei mir R < 5k raus).

In der Aufgabe leider nicht spezifiziert: Bei fallender Taktflanke wird 
gelesen (müssen die Daten valide sein), aber wie groß ist die Latenz 
nach der steigenden Flanke, bis der Sender die Daten schreibt?

Bernd K. schrieb:
>.... muss er sofort mit dem Fuß auf das
> noch am Boden liegende SCL drauftreten (damit es nicht mehr hoch geht,
> clock stretching) so daß er Zeit hat sich in Ruhe das nächste Bit
> auszudenken und erst wieder loslassen wenn er das Bit endlich
> ausgetüftelt und sauber auf SDA angelegt hat.


Das hast Du wirklich gut und plastisch beschrieben. Sowas freut mich, 
weil ich auch so mechanistisch denke.

> 1/1µs gibt bei mir 1MHz

Facepalm. Natürlich, wie dumm von mir.

> Du sollst halt sein Super-Buch lesen!

Quatsch.

ich meinte, das man mit 1µS Verzögerung maximal 100kHz erreichen kann. 
Das war aber Unsinn, es hätte 1MHz heißen sollen und dann macht mein 
Einwand natürlich keinen Sinn mehr.

Der Beitrag von Εrnst B✶ war also absolut richtig und wichtig. Das 
Signal muss mindestens so schnell ansteigen, wie im DB gefordert. 
Außerdem muss damit natürlich auch noch die gewünschte Taktfrequenz 
erreichbar sein, was in diesem Fall logischerweise zutrifft (weil 1µS 
weniger als 1/400kHz ist).

Danke für die Beiträge, da muss ich mich jetzt erstmal durcharbeiten :-)