Gast
#5384236
Hallo! hab gehört, dass es so etwas gibt wie SAFETY LIBRARY in VHDL (Pakage). Weisst Jemmand wo eingenlich kann Man runterladen? Grüß, Karolina
Karolina schrieb: > hab gehört Von wem? > dass es so etwas gibt wie SAFETY LIBRARY in VHDL Wofür?
Gast
#5384957
Wir haben sowas. Ist aber was selber Gestricktes. Es geht um die Implementierung von Modulen für die Berechnung mit integrierter Überlaufüberwachung für eingangsseitige Werte. Damit kann man die gesamten Berechnungen dahingehend einengen, dass keine unplausiblen Werte von ADCs kommen oder es zu Rechenfehlern kommt aufgrund von FPGA-Störungen von Außen. Ich möchte aber wetten, dass Karonlina was anderes gesehen hat, wenn auch vielleicht was Ähnliches.
Gast
#5386682
Hallo, habe das Dokument gefunden.Und wenn ich gut versteche, es geht um das, das die Safety Library sind zur Prüfen ob kein fehler gibt.
Gast
#5386701
Karolina schrieb: > Und wenn ich gut versteche, es geht > um das, das die Safety Library sind zur Prüfen ob kein fehler gibt. Nach meinem Verständniss ist diese Bibliothek nicht in VHDL sondern in C geschrieben und dient zum Testen von der Cypress auf den ARM Cortex basierende System on a chip Architektur. Dient wohl der System-Diagnose.
Wir schreiben ASIL-A, B oder C "Modulen" in C++ (Alles statisch). Im ASIL-B und C, nach unser implementierung, Modulen werden z.B. alle Variabeln dupliziert und die duplicate kriegen die bit-komplemente. An bestimmten Punkten werden beide Variabeln verglichen (die "echte" mit dem komplement der komplement). Für ASIL-C wird zusätzlich mit Fliesskomma berechnet und auch verglichen. Ich vermute daß man genauso was in VHDL realisieren kann. Sinnvoll oder nicht, ist es möglich. Aber ich sehe nicht das dafür eine extra Bibliothek nötig wäre. Ich wurde mich für die konkrete Implementierung nach der Architektur orientieren. Da muss man ein bisschen nachdenken wie es Sinnvoll zu lösen ist.