Frage zu VHDL loops

[Mampf F. (mampf)]

Gute Morgen,

angenommen ich möchte soetwas machen:

mask := (others => '1');
mask := mask and myarray(0);
mask := mask and myarray(1);
mask := mask and myarray(2);
mask := mask and myarray(3);
mask := mask and myarray(4);

ginge das dann per for-loop?

mask := (others => '1');
for I in 0 to 4 loop
  mask := mask and myarray(I);
end loop

Soweit ich weiß, würde das Synthese-Tool aus der for-loop die obere 
Version generieren, stimmt das so?

Viele Grüße,
Mampf

[Duke Scarring (Gast)]

Mampf F. schrieb:
> mask := (others => '1');
> for I in 0 to 4 loop
>   mask := mask and myarray(I);
> end loop
Jepp.
Das sind dann vermutlich 5 AND hintereinander.
Man kann sich das Syntheseergebnis eigentlich bei allen Tools mit 'Show 
RTL Schematic' o.ä. anzeigen lassen.

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Mampf F. schrieb:
> Soweit ich weiß, würde das Synthese-Tool aus der for-loop die obere
> Version generieren, stimmt das so?
Im Prinzip ja.
Aber letztlich werden in einem 6er-LUT-FPGA einfach pro mask-Bit die 5 
myarray()-Bits auf 1 LUT gehen und du hast "insgesamt" die selbe 
Durchlaufzeit wie bei einer einzigen AND-Verknüfung. Es werden also 
nicht 5 (oder 4) LUTS "hintereinandergeschaltet"...

[bitwurschtler (Gast)]

Mampf F. schrieb:

 mask := (others => '1');
 for I in 0 to 4 loop
   mask := mask and myarray(I);
 end loop

Ich vermutet da einen Typfehler, mask scheint ein vector (wegen der 
Zuweisung mit others) zu sein und myarray(I) ein einzelnes Element.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

bitwurschtler schrieb:
> myarray(I) ein einzelnes Element.
myarray wird wohl ein Array aus Vektoren sein...

[Mampf F. (mampf)]

Lothar M. schrieb:
> bitwurschtler schrieb:
>> myarray(I) ein einzelnes Element.
> myarray wird wohl ein Array aus Vektoren sein...

Jap, genau das ist es :)

Ok, vielen Dank für eure Antworten! :)