Guten Tag, ich hoffe, hier kann mir jemand weiterhelfen, ist echt schwer ein passendes Forum für Digitaltechnik zu finden :) Ich sitze gerade an meiner Laboraufgabe in Digitaltechnik und komme einfach nicht weiter: Gegeben ist folgendes Zeitdiagramm für den Versuch (siehe Anhang) Hier einmal grob die Aufgabenstellung zusammengefasst: Anhand dieses Diagramms soll eine Systemsteuerung für einen Addierer erstellt werden. Dabei wird der Clock CK mit einem prellfreien Taster erzeugt, ~Reset und Start über je einen Schalter. Die restlichen Signale ~Clear, TS1, TS2, TS3, Takt und ANZ sollen dann die Ausgänge sein, welche einen 4-Bit-BUS für einen Addierer steuern.(nicht direkt relevant, nur für den Hintergrund) Für die Systemsteuerung sind genau 4 positiv Taktflankengesteuerte D-Flip Flops vorgeschrieben, und sonst dürfen nur noch die logischen Grundgatter AND, OR, NOT genutzt werden. Der Ablauf der Steuerung soll so sein, dass einmal auf Start gedrückt wird, und dann das Zeitdiagramm "abgearbeitet" wird und am Ende angehalten wird, sodass der vorgang manuell mit ~RESET zurückgesetzt werden muss, wenn man noch einmal rechnen möchte. Nun zum Problem dabei: Ich wollte diese Aufgabe mit einem einfachen Automaten lösen, bei dem die Zustände mit Hilfe der Flip Flops einer nach dem anderen durchgegangen werden. Das Problem wäre allerdings, dass die gegebenen Flip Flops ja nur bei den positiven Taktflanken ihren Zustand ändern, und nur einmal pro Takt der Zustand gewechselt wird. Im Zeitdiagramm (steht auch in der Aufgabenstellung) ist jedoch zu erkennen, dass sich die Ausgangssignale auch bei den negativen Taktflanken ändern. (zB TAKT ist nur für eine halbe Taktperiode aktiv) Habe nun ein Weile daran gesessen und habe recherchiert, habe aber leider keine Lösung für mein Problem gefunden. Ich hoffe, das mir jemand weiterhelfen kann, wäre für jede Hilfe dankbar :) LG studi24
Angehängte Dateien:
-
ZeitdiagrammDIGIT.PNG
(17 KB)
