Gast
#5642452
Hallo zusammen, eines Vorweg: Ich habe bis jetzt nur mit Eval-Boards mit integriertem Ethernet Interface gearbeitet und möchte nun aber ein eigenes entwerfen um mit einem PHY mit integriertem PTP zu experimentieren. Im folgenden geht es um diesen PHY: DP83640 Ich habe nun versucht das Ganze so gut es geht zu routen, hätte aber gerne eine zweite Meinung (da es das erste Mal ist dass ich solche Signale route). In den Bildern der Leiterplatte ist oben der PHY zu sehen und von Links beginnend: RXM,RXP,GND,TXM,TXP Lagenaufbau (Eagle): 1 Top: Signale 2 Route2: +3V3 (teilweise Signal routing ) 15 Route15: GND 16 Bottom: Signale Könnte das Ganze so funktionieren wie ich das geroutet habe ? Ist die Platzierung der Abschlusswiderstände so gut ? Gruß Christian


