Zerklüftete Planes?

OP #5922567
Ich entwerfe gerade eine vierlagige Platine, die innen über eine 
GND-Plane und eine Vcc-Plane verfügt. Die beiden äußeren Lagen haben 
sehr viele und lange Leiterbahnen, so dass diese Planes aus vielen 
unverbundenen Inselchen bestehen.

Sollte ich auf den äußeren Lagen die Planes entfernen oder als 
unverbunden markieren (also reine Copper Pours erzeugen)? Ich könnte 
auch durch Überbrückungen die größten Gebiete zusammenfassen, aber lohnt 
sich das?
Peter M. schrieb:
> Ich entwerfe gerade eine vierlagige Platine, die innen über eine
> GND-Plane und eine Vcc-Plane verfügt.

Das ist der Normalfall.

> Die beiden äußeren Lagen haben
> sehr viele und lange Leiterbahnen,

dito.

> so dass diese Planes aus vielen
> unverbundenen Inselchen bestehen.

Nö. Denn man muss die Außenlagen nicht mit Masseflächen fluten.

> Sollte ich auf den äußeren Lagen die Planes entfernen oder als

Ja.

> unverbunden markieren (also reine Copper Pours erzeugen)?

Nein.

> Ich könnte
> auch durch Überbrückungen die größten Gebiete zusammenfassen, aber lohnt
> sich das?

Eher nicht.
Moderator (Firma: Titel) Persönliche Seite
Peter M. schrieb:
> aber lohnt sich das?
Warum willst du auf den äusseren beiden Signallagen unbedingt noch 
Kupferflächen haben?

Wenn du dort GND auch flutest (weil z.B. auch Signale in den Innenlagen 
verlaufen, und du diese Einschnitte über Flächen in den Aussenlagen 
brücken musst) dann setze dort ausgiebig Vias rein, damit diese 
Masseflächen auch annähernd das selbe Potential haben.
OP
Christian B. schrieb:
> Planes ohne Anbindung an ein Netz sind sowohl außen als auch auf
> Innenlagen zu vermeiden. Die können auch EMV technisch eher stören, da
> sie das Übersprechen zwischen benachbarten Leiterzügen fördern. Außerdem
> wirken Sie als Antenne.

Ich dachte, gerade weil die inneren Signale Frequenzen bis zu 100 Mhz 
haben, wären äußere Planes (GND oder nichts) sinnvoll.

Aber wie auch die anderen geschrieben haben, lasse ich das dann weg. 
Danke!
Persönliche Seite
Die zerklüfteten Kupferflächen binde ich einfach mit einem oder ein paar 
Vias an ein GND-Layer an.

Das dienen erst mal der Schirmung und zweitens sollte doch die 
Vorderseite und die Rückseite der Platine oder auch die Fläche an sich 
möglichst gleichmäßig mit Kupfer ausgelegt sein. Wenn das ungleichmäßig 
ist, dann gibt es beim Ätzprozess Probleme und der Ausschuss erhöht 
sich.
Wenn auf der linken Seite der Platine viel Massefläche ist und auf der 
rechten Seite nur einzelne Leiterbahnen verlaufen, dann wird die eine 
Seite vielleicht unterätzt und bei der anderen Seite dauert es eben 
länger bis das Kupfer weg ist.

Ich persönlich finde Massefläche gut und auch dickere Leiterbahnen, wenn 
möglich.
Atmega8 A. schrieb:
> Wenn auf der linken Seite der Platine viel Massefläche ist und auf der
> rechten Seite nur einzelne Leiterbahnen verlaufen, dann wird die eine
> Seite vielleicht unterätzt und bei der anderen Seite dauert es eben
> länger bis das Kupfer weg ist.

Das Spielt auf Außenlagen keine Rolle in der industriellen Fertigung. 
Wohl aber auf den Innenlagen. Dort hat man dann ein Problem beim 
Verpressen. Wenn man das Konsequent macht, sprich alle Masselagen auf 
eine Hälfte, z.B. von Bottom zur Platinenmitte und alle Signallagen von 
Top zur Mitte wird die Platine nachher krumm wie ein Kartoffelchip.

Beim häufig verwendeten selektivem Aufkupfern bei der Industrie kann man 
die Verkupferung recht gut über die Stromstärke einstellen. Das ist für 
vorder- und Rückseite unterschiedlich einstellbar. Viel problematischer 
ist es eine Große Massefläche zu haben und daneben mehrere schmale 
Leiterzüge mit geringem Abstand. Die Kupferfläche wächst dann deutlich 
schneller auf was zu Problemen führt, da die Leiterzüge dann nicht mehr 
dick genug werden.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 7 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.